V.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-198767

(43)Date of publication of application: 01.08.1995

(51)Int.Cl.

G01R 27/28 G01R 35/00

(21)Application number: 06-110015

do 11 30/00

(22)Date of filing:

24.05.1994

(71)Applicant: ATN MICROWAVE INC

(72)Inventor: VAHE A ADAMIAN

MICHAEL T FALCINERI

PETER V PHILIPS

(30)Priority

Priority number: 93 66543

Priority date: 24.05.1993

3 Priority country: US

22.11.1993


US

(54) ELECTRONIC CALIBRATING METHOD AND APPARATUS

93 156277

(57) Abstract:

PURPOSE: To calibrate a net work analyzer (VNA) which requires connection of any two of its ports by providing VNA having at least a first port and a second port. CONSTITUTION: Frequency for carrying out a device under test(DUT) is applied to a computer 16. The frequency is so adjusted as to be in a mutual correlation with the previously measured frequency of the calibration net work which can be inserted. Then, to carry out calibration, the VNA 12 is loaded with the frequency, so that the VNA 12 is set up. Next, multistate electron transfer standard (MSETS) 14 is measured and on the completion of the measurement, error items of an error modem are calculated. After that, these error items are utilized to be converted into proper frequency for DUT to be measured. The VNA 12 is turned back to the initial state, the connection of the MSETS 14 is released, and the DUT is connected for measurement.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-198767

(43)公開日 平成7年(1995)8月1日

				والمرافق وال	
(51) Int.Cl. ⁶		識別記号	庁内整理番号	FI	技術表示箇所
G01R 2	27/28	Z			(人) (1) (1) (1) (1) (1) (1) (1) (1) (1) (1
3	35/00	J			

審査請求 未請求 請求項の数34 OL (全 26 頁)


		不明可由	不明水 明水坝の数34 UL (全 26 貝)
(21)出願番号	特願平6-110015	(71)出廣人	594085650
(22)出顧日 (31)優先権主張番号 (32)優先日 (33)優先権主張国 (31)優先権主張国 (31)優先権主張番号 (32)優先日 (33)優先権主張国	平成6年(1994)5月24日 066543 1993年5月24日 米国(US) 156277 1993年11月22日 米国(US)	(72)発明者	エイティーエヌ・マイクロウエーブ・インコーポレーテッド ATN MICROWAVE, INC. アメリカ合衆国マサチューセッツ州01821, ピレリカ, エクゼクティブ・パーク・ドライブ 11 「パエ・エイ・アダミアン アメリカ合衆国マサチューセッツ州02173,
		(74)代理人	レキシントン, メイソン・ストリート 17 弁理士 湯浅 恭三 (外6名)
	·		最終頁に続く

(54) 【発明の名称】 電子構成方法及び装置

(57)【要約】

【目的】 ネットワークアナライザの校正のために複数 の状態を該アナライザのポートで自動的に生成する方法 及び装置を提供する。

【構成】 ネットワークアナライザの校正方法は、少なくとも第1ボートと第2ボートとを有するネットワークアナライザを提供するステップと、少なくとも1つのボートを有するマルチステート電子転送標準を提供するステップと、前記アナライザの第1及び第2ポートのうちの1つにマルチステート電子転送標準の少なくとも1つのボートをインターフェースするステップと、マルチステート電子転送標準の少なくとも1つのボートでマルチステート電子転送標準をもって複数の状態を生成するステップと、生成された複数の状態を基に校正係数を導出するステップと、を備える。



【特許請求の範囲】

【請求項1】 ネットワーク・アナライザを校正するた めの方法において、

少なくとも第1ポートと第2ポートとを有するネットワ ーク・アナライザを提供するステップと、

少なくとも1つのボートを有するマルチステート電子転 送標準を提供するステップと、

前記ネットワーク・アナライザの前記第1ポート及び第 2ポートのうちの1つのボートに前記マルチステート電 子転送標準の前記少なくとも1つのポートをインターフ ェースするステップと、

前記マルチステート電子転送標準の前記少なくとも1つ のポートで前記マルチステート電子転送標準をもって複 数の状態を生成するステップと、

生成された前記複数の状態を基にして校正係数を導出す るステップと、を備えることを特徴とするネットワーク ・アナライザを校正するための方法。

【請求項2】 複数の状態を生成する前記ステップは、 複数の半導体のスイッチング・デバイスであって、各ス イッチング・デバイスが所定の長さの伝送ラインによっ て相互接続された、複数の半導体のスイッチング・デバ イスのうちの少なくとも1つをバイアスすることを含 む、ことを特徴とする請求項1に記載のネットワーク・ アナライザを校正するための方法。

【請求項3】 前記ネットワーク・アナライザの前記第 1ポート及び第2ポートのうちの少なくとも1つのポー トに、所定の状態を生成するように複数の前記スイッチ ング・デバイスのうちの所定のものをバイアスする制御 コンピュータを提供するステップ、を更に備えることを 特徴とする請求項2に記載のネットワーク・アナライザ 30 タを有するネットワーク・アナライザを提供するステッ を校正するための方法。

【請求項4】 複数の状態を生成する前記ステップは、 各スローが複素インビーダンスに接続される複数の単極 複数投スイッチのうちの少なくとも1つをバイアスする ことを含む、ことを特徴とする請求項1に記載のネット ワーク・アナライザを校正するための方法。

【請求項5】 前記ネットワーク・アナライザの前記第 1ポート及び第2ポートのうちの少なくとも1つのボー トに、所定の状態を生成するように複数の前記単極複数 投スイッチの所定のものをバイアスする制御コンピュー 40 を備えることを特徴とする請求項1、2、3、4、5、 タを提供するステップ、を更に備えることを特徴とする 請求項4に記載のネットワーク・アナライザを校正する ための方法。

【請求項6】 前記複数の状態は、前記ネットワーク・ アナライザの前記第1ボート及び第2ボートのうちの一 方又は両方で1ポート校正を行うための複数の複素反射 係数を含む、ことを特徴とする請求項1、2、3、4、 5 に記載のネットワーク・アナライザを校正するための 方法。

【請求項7】 前記複数の状態は、2ポート校正を行う

ために前記ネットワーク・アナライザの前記第1ボート 及び第2ポートに与えられる、ことを特徴とする請求項 1、2、3、4、5に記載のネットワーク・アナライザ を校正するための方法。

【請求項8】 前記複数の状態は、導出された前記校正 係数の正確性を検証するための透過係数と反射係数とを 含む、ととを特徴とする請求項1、2、3、4、5、 6、7に記載のネットワーク・アナライザを校正するた めの方法。

【請求項9】 前記半導体のスイッチング・デバイスは PINダイオードからなる、ことを特徴とする請求項 2、3、6、7、8に記載のネットワーク・アナライザ を校正するための方法。

【請求項10】 前記複数の状態は、

複数の複素反射係数と、

低損失透過接続と、

高分離状態とを含む、ことを特徴とする請求項1、2、 3、4、5、6、7、8、9に記載のネットワーク・ア ナライザを校正するための方法。

【請求項11】 前記複数の状態は、

複数の複素反射係数と、

低損失透過接続と、

中間インビーダンスとを含む、ことを特徴とする請求項 1、2、3、4、5、6、7、8、9に記載のネットワ ーク・アナライザを校正するための方法。

【請求項12】 テストの下の挿入可能のデバイスに対 して、更に、

第1ポート及び第2ポートのそれぞれが前記テストの下 の挿入可能デバイスと嵌合する所定のセックスのコネク プと、

マルチステート電子転送標準を提供するステップであっ て、その第1ポートが、とのマルチステート電子転送標 準の第2ポートに結合されるコネクタのセックスと反対 のセックスのコネクタを有する、マルチステート電子転 送標準を提供するステップと、

前記マルチステート電子転送標準の前記第1ポート及び 第2ポートを前記ネットワーク・アナライザの第1ポー ト及び第2ポートにインターフェースするステップと、

6、7、8、9、10、11に記載のネットワーク・ア ナライザを校正するための方法。

【請求項13】 第2マルチステート電子転送標準を提 供するステップであって、その第1ボートが、この第2 マルチステート電子転送標準の第2ポートに結合される コネクタのセックスと反対のセックスのコネクタをも つ、第2マルチステート電子転送標準を提供するステッ プと、

前記第2マルチステート電子転送標準の前記第1ポート 50 及び第2ポートを前記ネットワーク・アナライザの前記 第1ポート及び第2ポートにインターフェースするステ ップと、

前記ネットワーク・アナライザの前記第1ポート及び第 2ポートのうちの少なくとも1つのポートに前記第2マ ルチステート電子転送標準で、拡張された周波数範囲で 複数の状態を生成するステップと、

生成された前記複数の状態を基にして前記拡張された周 波数範囲の周波数で前記ネットワーク・アナライザの校 正係数を出するステップと、をを更に備えることを特徴 校正するための方法。

【請求項14】 前記マルチステート電子転送標準によ って、既知の電磁的応答特性を有する少なくとも3つの 転送標準を、前記複数の状態から、選択するステップ と、

前記マルチステート電子転送標準によって、選択された 前記転送標準の特性を測定するための任意の順番を選択 するステップと、

前記ネットワーク・アナライザで、前記マルチステート 電子転送標準によって選択された順番で前記転送標準の 散乱パラメータS₁₁、S₂₁、S₁₂、S₂₂を測定するステ ップと、

前記転送標準の測定された前記散乱パラメータに対応す るデータを記憶するステップと、

測定された散乱パラメータに、記憶された前記データか ら、前記校正係数を計算するステップと、を備えること を特徴とする請求項1、2、3、4、5に記載のネット ワーク・アナライザを校正するための方法。

【請求項15】 前記ネットワーク・アナライザにおけ る任意の変化を周期的に監視するために、

インターフェースする前記ステップは、前記マルチステ 一ト電子転送標準を前記ネットワーク・アナライザに、 複数の所定の時間に、インターフェースするステップを 含み、

複数の状態を生成する前記ステップは、前記複数の所定 の時間に前記マルチステート電子転送標準で複数の状態 を生成するステップを含み、

校正係数を導出する前記ステップは、前記複数の所定の 時間に前記ネットワーク・アナライザの校正係数を導出 するステップを含み、

前記ネットワーク・アナライザにおける変化について前 記校正係数を分析するステップを含む、ととを特徴とす る請求項1、2、3、4、5、6、7、8、9、10、 11 に記載のネットワーク・アナライザを校正するため の方法。

【請求項16】 複数の状態を生成する前記ステップ は、前記マルチステート電子転送標準をもって、少なく とも3つの既知の反射係数を前記ネットワーク・アナラ イザの前記第1ポート及び第2ポートのそれぞれに与え るステップと、前記マルチステート電子転送標準をもっ 50 高分離状態とを含む、ことを特徴とする請求項17、1

て、前記ネットワーク・アナライザの前記第1ポート及 び第2ポートのそれぞれに貫通状態を与えるステップと を含み、

導出する前記ステップは、前記マルチステート電子転送 標準の前記貫通状態の散乱マトリクスを計算するステッ プを含む、ととを特徴とする請求項1、2、3、4、 5、6、7、8、9、10、11に記載のネットワーク ・アナライザを校正するための方法。

【請求項17】 電子校正デバイスであって、第1ボー とする請求項12に記載のネットワーク・アナライザを 10 ト及び第2ポートを含み、前記第1ボート及び第2ボー トのうちの少なくとも1つのポートがネットワーク・ア ナライザの第1ポート及び第2ポートに個々に結合され る、電子校正デバイスにおいて、

> 電子校正デバイスの前記第1ポート及び第2ポートのそ れぞれで複数の状態を生成するマルチステート電子転送 標準を備える、ことを特徴とする電子校正デバイス。

【請求項18】 前記マルチステート電子転送標準は、 複数の半導体のスイッチング・デバイスを更に備え、そ れぞれのスイッチング・デバイスは所定の長さの伝送ラ インによって相互接続され、よってこの電子校正デバイ スの前記第1ポート及び第2ポートを形成する、ことを 特徴とする請求項17に記載の電子校正デバイス。

【請求項19】 前記マルチステート電子転送標準は、 少なくとも2つの単極複数投スイッチを更に備え、該ス イッチの各スローは複素インピーダンスに接続され且つ 各極はこの電子校正デバイスの前記第1ポート及び第2 ボートのうちの1つのボートを形成する、ことを特徴と する請求項17に記載の電子校正デバイス。

【請求項20】 前記所定の状態を生成するように複数 30 の前記スイッチング・デバイスの所定のものをバイアス する制御装置を更に備えることを特徴とする請求項1 7、18に記載の電子校正デバイス。

【請求項21】 所定の状態を生成するように前記単極 複数投スイッチのうちの少なくとも1つをバイアスする 制御装置を更に備えることを特徴とする請求項17、1 9に記載の電子校正デバイス。

【請求項22】 前記所定の手順に応答して前記制御装 置をオペレーションする制御コンピュータを更に備え、 該制御コンピュータは、前記マルチステート電子転送標 40 準によって前記ネットワーク・アナライザに与えられる 状態のそれぞれを基にして前記第1ボート及び第2ボー トのうちの少なくとも1つのボートから前記ネットワー ク・アナライザの測定を記録し、そして、そこから前記 ネットワーク・アナライザを校正するための校正係数を 導出する、ことを特徴とする請求項20、21に記載の 電子校正デバイス。

【請求項23】 前記複数の状態は、

複数の複素反射係数と、

低損失透過接続と、

8、19、20、21、22に記載の電子校正デバイ ス。

【請求項24】 前記複数の状態は、

複数の複素反射係数と、

低損失透過接続と、

中間インピーダンスとを含む、ことを特徴とする請求項 17、18、19、20、21、22に記載の電子校正 デバイス。

【請求項25】 前記複数の状態は、1ポート校正を行 請求項17、18、19、20、21、22に記載の電 子校正デバイス。

【請求項26】 前記スイッチング・デバイスはPIN ダイオードからなる、ことを特徴とする請求項18に記 載の電子校正デバイス。

【請求項27】 各伝送ラインはマイクロストリップ伝 送ラインからなり、所定の長さの伝送ラインのそれぞれ が素数の関係を基にして選択されて、各長さの伝送ライ ンが何れの他の長さの伝送ラインによってもちょうどに 分割できないようにする、ことを特徴とする請求項18 に記載の電子校正デバイス。

【請求項28】 第2マルチステート電子転送標準を更 に備え、前記マルチステート電子転送標準及び前記第2 マルチステート電子転送標準の第1ポート及び第2ポー トのうちの1つのボートは、それぞれ、前記ネットワー ク・アナライザの前記第1ポート及び第2ポートのそれ ぞれに相互接続され、前記マルチステート電子転送標準 及び前記第2マルチステート電子転送標準のそれぞれ は、所定の前記状態を前記ネットワーク・アナライザの 前記第1ポート及び第2ポートのそれぞれに提供し、前 30 マルチステート電子転送標準の第2ポートに結合される 記ネットワーク・アナライザが連続的に校正されるよう にする、ことを特徴とする請求項17、18、19、2 0、21、22、23、24、25、26、27に記載 の電子校正デバイス。

【請求項29】 テストの下の非挿入可能デバイスに用 いるためのネットワーク・アナライザを校正する方法に おいて、

少なくとも2つのボートであってそれぞれが前記テスト の下の非挿入可能デバイスと嵌合する所定のセックスの コネクタを有する少なくとも2つのボートを有するネッ 40 値を生成するステップと、 トワーク・アナライザを提供するステップと、

第1マルチステート電子転送標準を提供するステップで あって、その第1ポートが、この第1マルチステート電 子転送標準の第2ポートに結合されるコネクタのセック スと反対のセックスのコネクタを有する、第1マルチス テート電子転送標準を提供するステップと、

前記テストの下の非挿入可能デバイスと同じセックスの コネクタを有するアダプタを提供するステップと、

前記第1マルチステート電子転送標準の前記第1ポート

ク・アナライザの選択されたポートにインターフェース するステップと、

前記ネットワーク・アナライザの前記選択されたボート で複数の既知のインピーダンス値を生成するステップ と、

複数の前記インピーダンス値を基にして前記ネットワー ク・アナライザの前記選択されたボートで校正係数を導 出するステップと、

前記ネットワーク・アナライザの前記選択されたポート うための複数の複素反射係数を含む、ことを特徴とする 10 から前記第1マルチステート電子転送標準の前記一方の ポートの接続を解き、前記第1マルチステート電子転送 標準の前記一方のボートを前記ネットワーク・アナライ ザの第2ボートに接続するステップと、

> 前記アダプタを、前記第1マルチステート電子転送標準 の前記第1ポート及び第2ポートのうちの他方のポート と、前記ネットワーク・アナライザの前記選択されたボ ートとに、インターフェースするステップと、

> 前記第1マルチステート電子転送標準の前記他方のポー トで複数の既知のインピーダンス値を生成するステップ

前記アダプタの散乱パラメータを導出するステップと、 前記第1マルチステート電子転送標準の前記一方のポー トで前記第1マルチステート電子転送標準で複数の状態 を生成するステップと、

生成された前記複数の状態を基にして前記ネットワーク ・アナライザの校正係数を導出するステップと、を備え ることを特徴とする校正する方法。

【請求項30】 第2マルチステート電子転送標準を提 供するステップであって、その第1ポートが、この第2 コネクタのセックスと反対のセックスのコネクタを有す る、第2マルチステート電子転送標準を提供するステッ プと、

前記第2マルチステート電子転送標準の前記第1ポート 第2ポートのうちの1つのポートを前記ネットワーク・ アナライザの前記選択されたボートにインターフェース するステップと、

拡張された周波数範囲で前記ネットワーク・アナライザ の前記選択されたボートで複数の既知のインピーダンス

複数の前記インピーダンス値を基にして、前記拡張それ た周波数範囲の周波数で、前記ネットワーク・アナライ ザの前記選択されたボートで校正係数を導出するステッ プと、

前記ネットワーク・アナライザの前記選択されたボート から前記第2マルチステート電子転送標準の前記一方の ポートの接続を解き、前記ネットワーク・アナライザの 前記第2ポートに前記第2マルチステート電子転送標準 の前記一方のボートを接続するステップと、

及び第2ポートのうちの一方のボートを前記ネットワー 50 前記アダプタを、前記第2マルチステート電子転送標準

の前記第1ポート及び第2ポートのうちの他方のポートと、前記ネットワーク・アナライザの前記選択されたポートとに、インターフェースするステップと、

前記拡張された周波数範囲で前記第2マルチステート電子転送標準の前記他方のボートで複数の既知のインピーダンス値を生成するステップと、

前記拡張された周波数範囲の周波数で前記アダプタの散 乱パラメータを導出するステップと、

前記拡張された周波数範囲でかつ前記ネットワーク・アナライザの前記選択されたボートで、前記第2マルチス 10 テート電子転送標準で複数の状態を生成するステップと、

生成された前記複数の状態を基にして前記拡張された周波数範囲の周波数で前記ネットワーク・アナライザの校正係数を導出するステップと、を更に備えることを特徴とする請求項29に記載の校正する方法。

【請求項31】 ネットワーク・アナライザを校正するための電子校正キットにおいて、第1マルチステート電子転送標準であって、少なくとも第1ポート及び第2ポートを有し、前記第1ポート及び第2ポートのそれぞれが所定のコネクタを有する第1マルチステート電子転送標準を備えることを特徴とする電子校正キット。

【請求項32】 電子校正キットは、挿入可能デバイス 及び非挿入可能デバイスの両方を測定するネットワーク ・アナライザを校正するために用いられ、更に、

オスのコネクタを有する前記第1マルチステート電子転送標準の前記第1ポートとメスのコネクタを有する前記 第2ボートと、

第1ポート及び第2ポートを有する第1アダプタであって、前記第1ポート及び第2ポートのそれぞれがオスの 30 コネクタを有する、第1アダプタと、

第1ポート及び第2ポートを有する第2アダブタであって、前記第1ポート及び第2ポートのそれぞれがメススのコネクタを有する、第1アダプタと、を備えることを特徴とする請求項31に記載の電子校正キット。

【請求項33】 前記第1マルチステート電子転送標準の前記第1ポート及び第2ボートで複数の状態を生成するように前記第1マルチステート電子転送標準をオペレーションするため、且つ前記ネットワーク・アナライザのエラー修正係数を計算するための、ソフトウエア・バ 40ッケージを更に備えることを特徴とする請求項32に記載の電子校正キット。

【請求項34】 拡張された周波数範囲で前記ネットワーク・アナライザを校正するための第2マルチステート電子転送標準であって、オスのコネクタをもつ第1ボート及びメスのコネクタをもつ第2ボートを有し、それぞれの該コネクタが前記第1マルチステート電子転送標準のものと同じタイプであるコネクタを有する第2マルチステート電子転送標準を更に備えることを特徴とする請求項32、33に記載の電子校正キット。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本願発明は、複数の複素反射係数(complex reflection coefficient)と、低損失透過係数(low-loss transmission coefficient)と、高分離状態(high isolation condition)とをネットワーク・アナライザのボートで自動的に生成する方法及び装置に関する。

[0002]

【従来の技術】どのベクトル・ネットワーク・アナライザ(VNA)における測定の誤差(エラー)も、そのVNAによって測定されたデバイスの不確実性(uncertainty)に影響を及ぼす。それらエラーを定量化することによって、それらの影響を顕著に減少させることができる。

【0003】ネットワーク・アナライザにおける測定エラーは、ランダム・エラーとシステム的エラーとの2つのカテゴリに分けることができる。ランダム・エラーは物理的変化(例えば、ノイズや温度変化)に起因する非反復可能な測定変化であり、従って、通常予測可能ではない。システム的エラーはテスト装置自身における反復可能な測定変化(例えば、指向性、ソース整合(source match)、その他)である。

【0004】VNAで「テストの下のデバイス (device under test)」 (DUT) (又は、テスト中のデバイス) に行われるほとんどの測定において、システム的エラーが測定の不確実性の最も重要なソースである。従って、これらのエラーをVNA測定から除去することが望まれる。これはVNAの校正を通じて達成される。

【0005】従来技術では、幾つかの既知の物理的標準(機械的一次標準(mechanical primary standard)として知られている)を、校正目的のために、VNAの2つのボートのそれぞれに接続することが知られている。機械的一次標準の電気的特性はその標準の既知の物理的特性(例えば、物理的寸法、導体の材質、その他)から導かれる。VNAのシステム的エラーは、機械的一次標準のVNAで測定された応答と、機械的一次標準の既知の電気的特性との差を計算することによって判定されることができる。

40 【0006】しかしながら、DUTを測定する前に、正確性に対して校正のパフォーマンスがチェックされるべきである。従って、従来技術では、校正用の標準と異なる別の一次標準(検証標準(verification standar d)をVNAに接続することによって校正の正確性をチェックするのが一般的であった。VNAの校正が適正に行われたならば、検証標準の測定がその検証標準の既知の電気的特性にほぼ一致する。しかしながら、検証標準の測定がその検証標準の既知の電気的特性に従わないならば、オペレータは、校正が適正に行われなかったこと又はVNAが適正に機能していないことを知る。

【0007】VNAの校正の検証を完了すると、次に、オペレータは測定のために、特性付けされていないDUTをVNAに接続することができる。次に、測定システムのシステム的エラーが、DUTの測定から数学的に除去されることができる。

【0008】測定される2ポートのDUTは、その2つのボートで、コネクタの3つの可能な構成のいずれを有することもできる。「挿入可能」デバイスは2つのコネクタを有し、それらは同じ類のコネクタでありかつ異なるセックス(sex)である。即ち、1つのコネクタはオスであり1つのコネクタはメスである。校正の間、VNAの2つのボートをケーブルの助けを得て接続することによって、貫通接続(through connection)を確立し、かつDUTの実際の測定のための測定装置の構成を変更する必要なしに、校正が行われ得るように、挿入可能な2ポートのVNAが構成される。

【0009】対照的に、測定される可逆 (reversible) のDUTは、同じ類の同じセックスの2つのコネクタ (両方ともオス又は両方ともメス)を特徴とする。可逆 のDUTは「挿入可能」ではない(例えば、「非挿入可 能」)。なぜならば、第1のアダプタなしに、校正の 間、貫通接続を確立するためにVNAの2つのボートを 共に接続できないからである。しかしながら、この装置 の欠点は、アダプタが校正測定の一部となることであ る。従って、第2のアダプタと電気的特性が同じである 第1のアダプタをもってVNAを校正し、次に、第1ア ダブタを第2アダプタに切り換え、次に、実際のDUT 測定を行うのが一般的な習慣である。この技術は測定の 不確実性を試しかつ減少させるために用いられる。しか しながら、アダプタの挿入損、振幅及び位相の整合、及 30 び電気的長さが等しくないときは、校正においてエラー が付加されてしまう。即ち、これらのアダプタ間のどの ような特性の変化も、DUTの測定における不確実性を 増す。また、この分野では「アダプタ除去(adapter-re moval)」として知られる第2の非挿入可能の校正技術 があり、この技術では上記の「アダプタ交換(adapterswap) 」方法よりも校正の正確性がよく、これは図2及 び図3に示され、かつ以下に説明されている。

【0010】「非挿入可能」DU丁の第2のカテゴリは、異なる類の2つのコネクタ(例えば、1つのコネク 40 タが同軸であり他のコネクタがウエーブガイド(wavegu ide)である)を有する遷移的デバイス(transitional device)を備える。可逆DUTと同様に、遷移的なDU Tに行われる測定についての欠点は、測定システムを校正するのに用いられた同一の構成を用いる測定システムにそのDUTを挿入することができないことである。

【0011】上記で説明したように、VNAの所定のエラー・モデル (error model) のエラー係数を決定するために、適当なコネクタの類及びセックスの3つの機械的一次標準のセットを含む校正キットを用いるのが一般 50

的である。これら一次標準は、通常、短絡コネクタ、シールドされた開放コネクタ、及び固定又はスライドのいずれかの整合された負荷終端(termination)からなる。固定されかつスライドする負荷は一般に機械的転送標準(mechanical transfer standard)である。校正キットはまた、通常、上記で説明したような非挿入可能DUTの「アダプタ交換」校正方法において用いるための幾つかの位相整合されたアダプタを含む。

10

【0012】VNAのシステム的エラーを決定するための12項エラー修正モデルを用いる全2ボート校正は、最も包括的な校正手順である。測定される挿入可能なDUTのためのエラー修正モデルの12項すべてを決定するためには、適当なセックスの3つの一次測定標準のそれぞれが適当なVNAのポートに接続され測定されねばならない。更に、VNAの2つの測定ボートが「貫通」接続を用いて共に接続されねばならない。

【0013】挿入可能なデバイスのための校正装置及び 一次標準への必要な接続は、図1のAとBとに示されて いる。即ち、挿入可能デバイスは、エラー修正モデルの 20 12項を決定するために、VNA112のポート11 4、116にそれぞれ(各ポートに3個)続いて接続さ れ測定される最小6つの1ポート (短絡、開放、負荷) 校正標準100、102、104、106、108、1 10と、1つの貫通接続(図1のB)とを必要とする。 【0014】また、非挿入可能デバイスは、測定される DUTとポートのそれぞれが同じ類でかつ同じセックス のコネクタを有するアダプタ144と、一次標準とが図 2及び図3に示されたようにVNAのボートに接続され ることを必要とする。即ち、この技術は、最小12の一 次標準120、122、124、126、128、13 0 (図2のA)、及び132、134、136、13 8、140、142 (図3のA) がVNAのポート11 4と116とに接続され測定されることを必要とする。 更に、全2ポート校正を行うために、2つの貫通接続が 確立されねばならない(図2のB及び図3のB)。即 ち、図2及び図3を参照すると、この技術は、アダプタ 144がVNA112の各ポート114及び116に交 互に接続され、そして全2ポート校正が適当な一次標準 を用いて行われることを、要求する。次に、アダブタの 実際のSパラメータを計算するために、2つの校正セッ トが生成されそのアダプタの既知の電気的長さで用いら れ、そして、実際のSパラメータは(まるでVNAのポ ート1及びポート2が実際に共に接続されていたかのよ うに) アダプタなしで校正セットを生成するのに用いら れる。即ち、非挿入可能の全2ポート校正は、最小12 の一次標準の接続及び測定と2つの貫通接続及び測定と を必要とする。しかしながら、図2のB及び図3のBに 示す2つの貫通接続を連続して行うことが可能であるの で、貫通接続の数を1に減らせる。

【0015】更に、より正確な校正のために、整合され

た負荷終端のかわりにスライドする終端が典型的に用い られる。スライドする終端の欠点は、信頼性のある測定 を得るために測定が少なくとも3つのスライド位置で行 われるべきである、ということである。更に、各ポート で整合された負荷の測定に対して5つのスライド位置を 用いるのが実施において一般的であり、従って合計10 の整合された負荷の位置の測定をすることとなる。即 ち、挿入可能のDUTの広帯域の校正に対して、最小1 8の測定及び7の接続が標準であり、非挿入可能の校正 に対して、最小36の測定及び13の接続が標準であ る。

【0016】上記の校正手順の欠点は、一度に1つ各校 正標準が接続され測定されねばならないことである。こ の手順は、適正な接続を確実にするための適当なハード ウエアを用いて標準をVNAのボートに接続すること と、適正な接続がなされたら、適当な測定を行うために VNAの適当なハードウエア・キーを押すことと、を含 む。更に、ひとたび測定が行われると、その標準の接続 が解かれ(disconnect)、そして同じ手順で別の標準が 接続されねばならない。上記で説明したように、この手 順は、広帯域の挿入可能なDUTで最小7の接続及び1 8の測定について繰り返され、広帯域の非挿入可能な D UTを測定するために最小13の接続及び36の測定が 繰り返される。更に、「アダプタ除去」方法を用いるた めにはアダプタの電気的長さが既知でなければならな い。又は「アダプタ交換」方法を用いるためには等しく 整合したアダプタが用いられなければならない。

【0017】更なる欠点として、訓練されていないオペ レータは標準(標準の外観は類似である)を間違える可 を操作し、誤った校正標準を測定するかもしれない。も し間違いが校正の終わりに発見されたならば、校正全体 をやり直さねばならない。また、もし校正が全2ポート 校正の後に、検証標準の使用を介して、オペレータによ って確証されなければ、典型的にオペレータは、校正が 無効となっていることや、DUTの測定が誤りであるこ とを知らない。

【0018】更に、校正の手順によって要求される校正 標準のひっきりなしの接続及び接続解除(disconnect) によってコネクタ及びボート・ケーブルが摩損し、よっ 40 ンピーダンスは、1ポート校正 (one-port calibratio て、校正標準の測定における非反復性がおこる。測定に おけるこの非反復性は、修正することができない校正測 定への更なるエラー項を与える。

【0019】従来技術の校正の方法の更なる欠点は、手 動の校正手順は厄介でありかつ遅いということである。 即ち、貴重なテスト時間の多くの部分が、VNAを校正 するために日毎に使われる。もし校正が正しく行われな ければ、オペレータはやり直しをしなければならない。 更に、アプリケーションに依存して、適当な測定の正確 性を確実にするために日毎に少なくとも一度VNAが再 50 【0024】本願発明の上記及び他の目的及び利点は、

び校正されるべきであるという事実によって、厄介な校 正が合わされる。

12

【0020】従って、本願発明の目的は、最高で、VN Aの任意のポートへの装置の2つの接続を必要とする、 VNAを校正するための方法及び装置を提供することで ある。本願発明の更なる目的は、誤った校正標準をVN Aに接続することに起因するいずれのエラーも本質的に 除去し、かつ訓練されなくても容易なVNAの校正を可 能にし、校正を行うのに必要な時間を減らす、方法及び 10 装置を提供することである。本願発明の方法及び装置に 従った校正は自動的に行われることができる。

[0021]

【発明の概要】本願発明は、ネットワーク・アナライザ のシステム的エラーの決定において用いられる、プログ ラマブルの広帯域の高安定性の反復可能のマルチステー ト電子転送標準を提供するための方法及び装置に関す る。

【0022】第1の実施例において、マルチステート電 子転送標準(multistate electronic transfer standar d)は、伝送ラインを通じて相互接続された複数のセミ コンダクタ・スイッチング・デバイスからなる。各セミ コンダクタ・デバイスは、プログラマブル制御回路によ って順(フォワード)バイアスまたは逆(リバース)バ イアスされることができる。従って、多数の周知の反射 係数が、プログラマブル制御回路を経てフォワード・バ イアス又はリバース・バイアスする選択されたセミコン ダクタ・デバイスによって、マルチステート電子転送標 準の各ポートで生成される。更に、すべてのセミコンダ クタは、マルチステート電子転送標準がこのマルチステ 能性があり、また、VNAの誤ったハードウエア・キー 30 ート電子転送標準のポート間に低損失透過の貫通接続を 提供するように、リバース・バイアスされ得る。更に、 同時にセミコンダクタ・デバイスの幾つか又は全部をフ ォワード・バイアスすることによって、マルチステート 電子転送標準のボート間に高い分離状態を得られる。 【0023】プログラマブルのマルチステート電子転送 標準が、ネットワーク・アナライザの少なくとも1つの ボートに複数の複素インピーダンス (complex impedanc e) を提供するために、ネットワーク・アナライザの少 なくとも1つのポートに接続され得る。これら周知のイ n) のためにネットワーク・アナライザの少なくとも 1 つのボートに対して校正標準として使用され得る。更 に、全2ボート校正 (full two-port calibration) が、マルチステート電子転送標準を用い、複数の周知の 複素インビーダンスをネットワーク・アナライザの各ボ ートに提供し、低損失透過貫通接続をネットワーク・ア ナライザの2つのボート間に提供し、その2つのボート 間に高い分離状態を提供することによって、行われ得 る。

以下の好適な実施例の詳細な説明及び図面を参照すると とにより、より明確になるであろう。

[0025]

【実施例】図4は、VNAを校正するために本願発明で 用いられ得る、好適実施例に従った測定装置を示す。と の装置は、VNA12と、本願発明による2ポート・マ ルチステート電子転送標準(MSETS)(multistate electronic transfer standard) 14と、コンピュー 夕制御装置16とを含む。コンピュータ制御装置16 は、VNA 12から測定されたデータを受信するため の、そしてコンピュータ16のローカル又は永久メモリ 領域20に記憶されたソフトウエアの援助を受けてVN A12を制御するための、VNA12へのデータ・ライ ン18を含む。測定装置はまた、インターフェース23 とMSETS14との間の制御ライン22を含み、これ によって、コンピュータ又はVNAがコンピュータのメ モリに記憶された制御ソフトウエアに従ってMSETS を制御することを可能にする。更に、コンピュータ制御 装置16は、オペレータと対話するためのキーボードイ ンターフェース24を含む。この実施例ではコンピュー タ制御装置16が示されているが、コンピュータの機能 をVNA12に組み込むか、又は、MSETS14に直 接提供される、マイクロプロセッサ又は他のハードウエ ア及びソフトウエア・デバイスに組み込むことができる ことに留意されたい。

【0026】図5は、本願発明のMSETS14に含ま れるマイクロ波回路25の図である。この回路は、広帯 域プログラマブル電子チューナに関連する出願人のアメ リカ合衆国特許第5034708号に開示されたタイプ のものである。この特許の教示をことにおいて参照によ 30 って援用する。マイクロ波回路25はPINダイオード D1~D16とDCブロッキングキャパシタC4~C1 9との、それぞれが直列の幾つかの対を含み、それら対 はこの実施例に従って多種の長さのマイクロストリップ 伝送ラインT1~T17によって離されている。直列 の、キャパシタC4~C19とPINダイオードD1~ D16との組み合わせはグラウンド27に分路 (shun t) されている。DCブロッキング・キャパシタC4~ C19は、グラウンドへそれぞれのダイオードD1~D 適な実施例において、伝送ラインT1~T17は、10 ミル (mil) (約0.25 mm) の厚さで、両側が銅で ラミネートされた既知の誘電基板から作られており、一 側が適当な寸法にエッチングされている。このような伝 送ラインが用いられるが、本願発明に従うと所与の電気 的長さを確立する同等の形式の伝送ラインの使用も意図 されている。同様に、PINダイオードが用いられてい るが、他の形式のスイッチング・セミコンダクタ・デバ イスの使用も意図されている。

14

続J0で一定的に確立される。との電流は、好適な実施 例によると、+5ボルト供給源によって確立される。と のDCバイアス電流は、RFコイル・インダクタL1と RFシャント・キャパシタC2とを含むRFバイパス・ ネットワークを通じて、いずれのPINダイオードD1 ~D16のアノード側にも供給される。RFバイパス・ ネットワークはRF信号とDC信号との相互作用を妨げ る。いずれのPINダイオードD1~D16も、制御ラ インの接続J1~J16のいずれかを経て、DC電流リ 10 ターン経路をそのダイオードのカソード側に提供すると とによって、フォワード・バイアスにされ得る。制御ラ インの接続J1~J16を個々に制御することにより、 対応するダイオードD1~D16のいずれをもフォワー ド・バイアス又はリバース・バイアスにすることができ る。制御ラインの各接続はまた、RF信号とDCバイア ス信号との間の相互作用を妨げる、直列の、RFコイル L2~L17及びシャントRFキャパシタC20~C3 5を含むRFバイバス回路を含む。

【0028】図5において、ポート1及びポート2の入 力でRF伝送ラインと直列に配置されているDCブロッ キング・キャパシタC1及びC3は、PINダイオード をバイアスするのに用いられるDCバイアス信号が2ポ ートMSETSを出るのを妨げる。

【0029】MSETSは、そのポート1及び2の両方 で広周波数帯域にわたって確立される多数の状態を許容 する。これらの状態は、各ポートで多数の複素インピー ダンスを呈示すことと、ポート間の低損失貫通接続と、 高い分離状態とを含む。更に、伝送ラインT2~T16 の長さ及び幅は、PINダイオードD1~D16の各々 の間の一意的な位相関係を確実にするように選択され る。伝送ラインの電気的長さの選択は、出願人のアメリ カ合衆国特許第5034708号に説明された素数 (pr ime number) の原理を基にしており、これをここに援用 する。この原理は、MSETSのいずれかのポートでの インピーダンス値の反復を最小化を提供する。即ち、素 数の関係を用いることによって、MSETSのいずれか の入力ポートから各ダイオードへの合計長さが、その入 力ポートから他のいずれのかのダイオードへのライン長 さによって均等に分割可能でないことを、確実にする。 16のカソード側のRF接続を確立する。本願発明の好 40 しかしながら、本願発明に従うと他の長さの関係も用い られ得る。

【0030】図5において、マイクロ波回路は、制御ラ インJ1~J16で現れる信号を制御することによっ て、複素反射面を横切って広がる複数のマイクロ波イン ピーダンスが、MSETSの両方のボートで与えられる ことを、許容する。例えば、マイクロ波回路は、2つの 等しい回路からなる対称の回路である、ということも考 慮され得る。回路1は、伝送ラインT2~T8と、これ ら伝送ライン間の対応するシャントPINダイオードD 【0027】図5を参照すると、DCバイアス電流が接 50 1~D8及び直列のキャパシタC4~C10の対とを含

む。回路2は、伝送ラインT10~T16と、対応する シャントPINダイオードD9~D16及び直列のキャ バシタC12~C19の対とを含む。これら2つの回路 は、DC電流供給源の接続JO及びRFバイパス・ネッ トワークによって電流が供給される伝送ラインT9によ って結合される。この回路は、伝送ラインT2~T8及 びT10~T16が伝送ラインT9について対称である ように設計されている。従って、伝送ライン長T2は伝 送ライン長T16と等しく、T3はT15と等しく、T 4はT14と等しく、T5はT13と等しく、T6はT 12と等しく、T7はT11と等しく、T8はT10と 等しい。この実施例によると、伝送ラインT9の長さ は、所望されるオペレーションの最低の周波数におい て、各ダイオードが交互にフォワード・バイアスされそ して電気的長さが測定される状態に対しては、ポート1 からPINダイオードDIへの往復の電気的長さとボー ト1からPINダイオードD14への往復の電気的長さ との間の位相が最小240度の差であるように選択され る。同様に、ダイオードD3及びD16が一度に1つフ ォワード・バイアスされ接続がボート2になされたとき にオペレーションの最低周波数で同じ位相関係が存在す る。

【0031】図5において、PINダイオードは2つの 状態のうちの1つでオペレーションされ得る。フォワー ド・バイアス状態において、PINダイオードは大変小 さい抵抗(実質的に短絡)として働く。リバース・バイ アス状態において、PINダイオードは、RF周波数 で、大変小さいキャパシタとしてモデル化され得、従っ て、大変高いインピーダンス (実質的に開放)である。 制御ラインJ1~J16のいずれかにDCグラウンド接 30 続を確立することによって、適当なダイオードがフォワ ード・バイアスされることを確実にする。また、適当な PINダイオードがリバース・バイアスされるように、 制御ラインJ1~J16のいずれかがポートJ0の電圧 よりも実質的に大きい正の電圧にセットされ得る。即 ち、MSETSのいずれかのボートに幾つかの異なるイ ンピーダンスを与えることが可能である。更に、すべて の制御ラインがDСグラウンドに接続されてすべてのP INダイオードがフォワード・バイアスされると、2 ポ ートMSETSは、ボート1とボート2との間に効果の 40 ある量の分離を提供する大きな値の減衰器として働く。 対照的に、すべての制御ラインが正の電圧にセットされ てすべてのPINダイオードD1~D16がリバース・ バイアスされると、2ポートMSETSはポート1とポ ート2との間の低損失貫通接続として働く。

【0032】好適な実施例において、各キャバシタC1~C3は200pFのキャバシタンスを有し、C4~C9は100pFキャパシタンスを有し、C20~C35は820pFのキャパシタを有する。各インダクタは40nHのインダクタンスを有する。各伝送ラインは約

0.762mm(0.030")の幅と、T1=T17=約1.55mm(0.061")、T2=T16=約0.89mm(0.035")、T3=T15=約0.99mm(0.039")、T4=T14=約0.89mm(0.035")、T5=T13=約0.99mm(0.035")、T6=T12=約0.89mm(0.039")、T6=T12=約0.89mm(0.035")、T7=T11=約5.44mm(0.214")、T8=T10=約6.17mm(0.243")、T9=15.9mm(0.627")の物理的長さを有する。各ダイオードは約0.38mm×約0.38mm×約0.127mm(0.015"×0.015"×0.005")の周囲と2オームの抵抗及び0.1pFのジャンクション・キャパシタンスとを有する。

16

【0033】図6はMSETSに含まれるデジタル回路 29の図である。デジタル回路29は、コンピュータか ら受信された制御信号23に従って、制御ポートJ1~ J16に適当なバイアスを提供する。コンピュータの制 御信号23は、3つの商業的に入手可能なダーリントン ·トランジスタ·アレーU1、U2、及びU7 (SN7 5468)によって受信される。ダーリントン・トラン ジスタ・アレーU1、U2及びU7は、コンピュータに よる16ビットTTL信号出力を受信するように形成さ れる。このワードは、信号ラインB0~B15上をU1 のピン1~7、U2のピン1~7、U7のピン1~2に それぞれ伝送される。 U1、U2及びU7のピン8はグ ラウンド27に接続される。入力ラインB0~B15の いずれか上のTTLロジックのハイは、ダーリントン・ アレーU1、U2又はU7の対応する出力がDCグラウ ンド信号を対応する出力制御ラインB01~B151に提 供するようにする。出力制御ラインBO1~B61はU1 のそれぞれのピン16~10に接続され、B71~B1 3,はU2のそれぞれのピン16~10に接続され、B 14, とB15, とはU7のそれぞれのピン16と15と に接続される。このダーリントン・アレーの入力ボート のいずれかへのTTLロジックのローの入力は、対応す るダーリントン・アレーの出力をイネーブルにせず、従 って、対応する制御ラインB01~B151は+50ボル トの信号レベルに引き上げられ、これが対応するPIN ダイオードの制御ラインに与えられる。

【0034】図6において、一対の68オーム抵抗ネットワークU3及びU4が、ダーリントン・アレーU1、U2、U7の出力制御ラインB0,~B15,と、対応する出力制御ラインB0,~B15,との間に配置され、各ダイオードによって引き出され得る電流を制限するために用いられる。更に、この実施例によると、一対の1メガオーム抵抗ネットワークU5及びU6が提供されて、68オーム抵抗ネットワークの出力B0,~B15,に配置され、それらは+50ボルトのバイアス供給部33と 直列にされている。電圧供給部33及び抵抗ネットワー クU5及びU6は、入力するTTL信号によって選択されなかった各出力制御に対するブルアップ・ネットワークとして働き、従って、強いリバース・バイアス信号が選択されていないPINダイオードに対する各制御ラインJ1~J16に維持されることを確実にする。

【0035】図7は、従来のVNA装置におけるシステム的エラーをモデル化するのに用いられ得る2ボート12項エラー修正モデル(two-port, twelve-term error correction model)35である。図7における参照符号を説明する。Mは校正されつつあるVNAによって行われた測定を表す。Aは度量衡実験室でVNAによって行われた実際の測定を表す。Fはフォワード方向(ボート1から2ボートMSETSを見て)における測定を表し、Rはリバース方向(ボート2から2ボートMSETSを見て)における測定を示す。

【0036】従来技術で知られているように、エラー修正モデルのエラー係数を決定するのには、VNAのボートへの幾つかの既知の一次標準の接続が必要である。本願発明の一実施例に従うと、VNAの各ポートへの一度の接続のみが要求される。このような接続は典型的には両方のポートに同時になされる。その後に、MSETS及びコンピュータ制御装置が、VNAのボートに、以前の測定から特徴が既知である幾つかの転送標準(transfer standard)を提供する。転送標準は、複数のインピーダンスと、低損失貫通接続と、VNAポート間の高い分離の接続と、を含む。転送標準は、VNAによって測定され、この標準の以前の測定と比較され、そして次に、12項エラーモデルのエラー係数が計算される。

【0037】さらに本願発明に従うと、校正の正確性が増加され、そこでは、MSETSの両方のボートに与え 30られるインピーダンスの数が、未知のエラーモデルの係数を計算するために必要とされるインピーダンスの数よりも多くなり得、従って、更なるインピーダンスの測定が、計算された係数の正確性を向上させるために用いられ得る。更に、VNAのボートへは一接続のみが必要とされるので、校正に関連するいずれのランダム・エラーも実質的に減少される。即ち、本願発明を用いると、校正におけるランダム・エラー及びシステム的エラーを減少し、DUTの測定の正確性を向上することが可能である。

【0038】更に、本願発明によると、校正の速度が向上し、そこでは、MSETSとVNAとの間で最小数の接続が行われ得、そしてコンピュータ制御プログラムがオペレータの入力を必要とせず校正を自動的に制御する。本願発明の更なる利点は、特徴付けされるDUTのいずれのコネクタの形式(例えば、挿入可能、非挿入可能)も、校正の正確性が変わることなく、本願発明によ

って適応させられる。これは、挿入可能なMSETSを提供するように、MSETSに、第1ボートにオスのコネクタそして第2ボートに同じ類のコネクタのメスのコネクタを提供することによって、達成され得る。次に、この挿入可能MSETSは、完全な校正キットの一部としてオスーオス (male to male) コネクタ及びメスーメス (femaleto female) コネクタが供給され、それによって、測定されるDUTのすべての考えられ得る挿入可能及び非挿入可能コネクタの可能性を許容する。また、MSETSは、そのボートのそれぞれに任意のコネクタのセックス及びタイプをあつらえで備えることができる。

【0039】本願発明のMSETSの更なる利点は、校正に続いて、更なるVNAへの接続や接続を解くことの必要なしに、校正が正しく行われたことをチェックするため及び校正の正確性を確実にするために、VNAに検証標準を与えることができることである。更に、コンピュータ制御装置及びMSETSとVNAとの間の制限された接続は、校正における人間のエラーの可能性を実質的に除去する。

【0040】図5及び図8を参照して、図7の12項、エラー係数のすべてが決定される方法をここで説明する。測定されるDUTが挿入可能デバイスであるとき、1つのボート(ボート2)でオスのコネクタ120をそして第2のボート(ボート1)で同じ類のコネクタのメスのコネクタ122を有する図8に示された挿入可能MSETSが、VNAの適当なボートに接続される。図8は例として示されたものであり、挿入可能のMSETS及びVNAの考えられ得るコネクタの配置が逆にされ得ることに、留意されたい。例えば、挿入可能MSETSに、オスのコネクタがボート1でそしてメスのコネクタがボート2で提供され得る。

【0041】まず、16ビット・デジタル・ワードが図6のデジタル回路に入力されPINダイオードD15及びD16がフォワード・バイアスにされ、それによって、短絡インピーダンスを挿入可能MSETSのボート2で効果的に与え、そしてボート2を挿入可能MSETSのボート1から分離する。式1は、ボート1での測定された反射係数(S_{11k})について解くために図7の2が一ト、12項エラー修正モデル35のフロー・グラフ分析(flow graph analysis)から導出される。式1において、項S_{11k}、S_{11k}は、挿入可能MSETSによって与えられそしてVNAを用いて度量衡研究室で測定された実際の散乱パラメータである。

[0042]

【数1】

$$S_{11M} = EDF + ERF \frac{S_{11A} - ELF Det[SA]}{1 - ESF S_{11A} - ELF S_{22A} + ESF ELF Det[SA]}$$

···· (1)

ととで、 $Det[SA] = S_{11A}S_{21A} - S_{21A}S_{11A}$ であ *で式 1 は式 2 に 2 に 2 に 3 に 3 で 3 に 3 で 3 に 3 に 3 に 3 に 4 に 3 に 4 に る。

[0044]

【0043】式1から、Szix=Sizx=0の状態のもと*

【数2】

$$S_{11M} = EDF + ERF \frac{S_{11A}}{1 - ESF S_{11A}} \dots (2)$$

この状態は、特に、上記で説明されたように、ダイオー ドD15及びD16をフォワード・バイアスすることに 式2において、係数5114は、ボート1で与えられる多 種のインピーダンスに対して(ダイオードD15及びD 16及び少なくとも他のダイオードD1~D14の1つ が「オン」のときに) 度量衡研究室でVNAによって測 定された所定の反射係数を表す。従って、ポート1で少 なくとも3つの既知のインピーダンスを与えて測定する ことによって、式2における3つのエラー項、フォワー ド指向性EDF、フォワード反射トラッキングERF及 びフォワード・ソース整合ESFが数学的に解かれ得 る。更に、ポート1で3つより多くのインピーダンス測※

※定して、必要よりも多くの決定された式のセットにエル ミート最小和自乗フィッティング・アルゴリズム(herm よって達成され、ボート2がポート1から分離される。 itian least sum square fitting algorithm)を行うと とによって、エラー係数の計算における向上した正確性 が達成され得る。

> 【0045】図5の回路は対称であるので、ボート2で 同じステップを用いることができる。式3は、図7のエ ラーモデルから挿入可能MSETSのボート2でフロー 20 ・グラフ分析を用いて導出された、挿入可能MSETS の測定された反射係数Szzwを表す。

[0046] 【数3】

$$S_{22M} = EDR + ERR \frac{S_{22A} - ELR Det[SA]}{1 - ESR S_{22A} - ELR S_{11A} + ESR ELR Det[SA]}$$
 (3)

挿入可能MSETSのボート1でPINダイオードD1 30★ると、式3は式4のようになる。 及びD2をフォワード・バイアスすることによって、ポ ート1が挿入可能MSETSのポート2から分離され る。式3からわかるように、もしS₂₁ = S₁₂ = 0であ★

[0047] 【数4】

$$S_{22M} = EDR + ERR \frac{S_{22A}}{1 - ESR S_{22A}}$$
 (4)

ダイオード D 1 及び D 2 及び少なくともダイオード D 3 ~D16のうちの1つをフォワード・バイアスするとと によって、ポート2で幾つかの所定のインピーダンスが 与えられうる。これらのインピーダンスは測定され、そ 40 正モデルにおいてフロー・グラフ分析技術を用いて導出 して、式4の3つのエラー項、リバース指向性EDR、 リバース反射トラッキングERR及びリバースソース整 合ESRを計算するのに用いられ得る。更に、上記で説 明したように、3つより多くの既知のインビーダンスを 測定し、最小和自乗フィッティングアルゴリズムを用い☆

☆るととによって、計算されたエラー項の正確性が向上さ れ得る。

【0048】式5及び式6は、図7の2ポートエラー修 されたフォワード方向(ボート1から挿入可能MSET Sをみて)及びリバース方向(ポート2から挿入可能M SETSをみて) における測定された透過係数を表す。 [0049]

【数5】

$$S_{21M} = EXF + ETF \frac{S_{21A}}{1 - ESF S_{11A} - ELF S_{22A} + ESF ELF Det[SA]}$$

.... (5)

【数6】

21

 $S_{12M} = EXR + ETR \frac{S_{12A}}{1 - ESR S_{22A} - ELR S_{11A} + ELR ESR Det[SA]}$

***** (6)

もし S_{21A} =0であるならば式5が式7のようになるの * [0050] が、式5及び式6から明らかである。

【数7】

 $S_{21M} = EXF$

···· (7)

同様に、もし $S_{124}=0$ であるならば式6が式8のよう ※【0051】 になるのが、式6から明らかである。

【数8】

 $S_{12M} = EXR$

···· (8)

のポート1とボート2との間に存在する。

【0052】ダイオードD1~D16のすべてがフォワ ード・バイアスされたときに透過係数Szn及びS エラー項、フォワード分離EXFとリバース分離EXR が計算され得る。

【0053】図7の12項エラー修正モデルを参照する と、散乱係数S11A、S21A、S12A及びS12Aは、挿入可 能MSETSの元の (original) 特徴付けの間に度量衡★

これらの状態 $S_{12A}=S_{21A}=0$ は、PINダイオードD 実験室で測定された既知の散乱係数である。一測定にお 1~D16のすべてをフォワード・バイアスすることに いて、PINダイオードD1~D16のすべてがリバー よって達成され、大きな値の減衰が挿入可能MSETS ス・バイアスされた状態に対してこれらの値が測定され る。ボート1及びボート2に対する1ボート・エラー項 は、すべてのPINダイオードがリバース・バイアスさ れているところで、ポート1及びポート2でインピーダ 12m(式7及び式8を参照)を測定することによって、 ンスを測定することによって、上記説明されたステップ によって以前に決定されているので、エラー項、フォワ 20 ード負荷整合ELF及びリバース負荷整合ELRが式9 及び式10から計算され得る。

[0054]

 \cdots (9)

【数10】

$$= \frac{(S_{22M}-EDR)-(S_{22M}-EDR)(ESR S_{22A})-ERR S_{22A}}{(S_{22M}-EDR)S_{11A}-(S_{22M}-EDR)(ESR Det[SA])-ERR Det[SA]}$$

 $\cdots (10)$

更に、PINダイオードD1~D16がリバース・バイ ☆フォワード透過トラッキングETFとリバース透過トラ ポート1からポート2への貫通接続を測定し、そしてか 【0055】 わってポート2で信号ソースを用いてポート1からポー ト2への貫通接続を測定することによって、エラー項、☆

アスされているときに、ボート1で信号ソースを用いて ッキングETRが式11及び式12から計算され得る。 【数11】

$$ETF = \frac{(S_{21M}-EXF) [1-ESF S_{11A}-ELF S_{22A}+ESF ELF Det[SA]]}{S_{21A}}$$

···· (11)

【数12】

ETR=
$$\frac{(S_{12M}-EXR) [1-ESR S_{22A}-ELR S_{11A}+ELR ESR Det[SA]]}{S_{12A}}$$
..... (1.2)

即ち、図7の2ポート・エラー・モデルの12項のエラ 50 一係数のすべては、上記説明されたステップを用い、ネ

ットワーク・アナライザの各ポートへの挿入可能MSE TSの各ポートの単一の接続をもって、人間の介在なし に、計算され得る。

【0056】更に、上記説明された校正が完了すると、 次に、挿入可能MSETSは、校正の正確性をチェック する目的のために検証標準として、校正手順の間に以前 に与えられていない既知の透過係数及び反射係数をシミ ュレートするように用いられることができる。これは、 ソフトウエアの支援を受けて、そして挿入可能MSET Sの更なる接続や接続を解くことの必要なしに、又人間 の介在の必要なしに、校正のすぐ後に行われる。挿入可 能の校正を確証すると、次に、2ポート挿入可能MSE TSが除かれて、測定のために挿入可能のDUTが接続 される。

【0057】測定されるDUTが非挿入可能デバイスの ときは、挿入可能MSETSは、VNAの校正のための アダプタと協働して用いられる。とのアダプタ (図2の A及びBと図3のA及びBのアダプタ144と類似であ る)は必要である。なぜならば、とのデバイスは挿入可 能ではなく、従って、VNAの2つのボートはアダプタ なしに、ケーブルの助けを得て共に直接に接続すること ができないからである。また、各ポートでユーザが要求 する姓及びタイプのコネクタをもつMSETSをあつら えで作り供給でき得る。次に、上記に説明されたよう に、VNAのエラー係数は、以前に特徴付けされたあつ らえのMSETS及び式1~式12を用いて決定され る。

【0058】上記で説明したように、提供されるキット は、挿入可能MSETSと、オスーオス(male-to-mg) e) コネクタと、メスーメス (female-to-female) コネ クタと、MSETS及びVNAを制御するためのソフト ウエアと、を含み、ともになって非挿入可能MSETS キットをなす。以下に説明される方法において、挿入可 能MSETSとともに用いられるアダプタは、そのコネ クタが、測定されるDUTのコネクタの形を複製したも のであるように、選択される。

【0059】図9を参照すると、VNA装置の例が示さ れており、そこにおいて、測定されるDUTはそのボー トの両方にメスのコネクタを有する。VNAが非挿入可 ネクタ124及び126は、オスのコネクタであるよう にしなければならない。同様に、図9のBを参照する と、対応するVNA装置が示されており、そとにおい て、測定されるDUTはそのボートの両方にオスのコネ クタを有する。従って、VNAのボート1及びボート2 の両方のそれぞれのコネクタ124及び126はメスの コネクタに形成される。

【0060】ここで、測定される非挿入可能DUTのた めのVNAを校正する方法を説明する。図10のAを参

されている。VNAの選択されたボートと結合する挿入 可能MSETSのボートが、その選択されたボートに接 続される。図10のAにおいて、VNAの選択されたボ ートがポート2(116)として示されているが、しか し、選択されたボートがボート1(114)であっても よい。もし常に同じポートが利用されると、1つのルー チンがオペレータによって開発されるという点におい て、ボートは単に標準化のために選択される。次に、図 10のAで示すように、挿入可能MSETSは、基準面 AでVNAに複数の既知の反射係数を与えるように、1 ボート・モードでオペレーションするように形成され る。1ポート・モードにおけるオペレーションは、式2 及び式4に関して上記説明されたオペレーションと同等 である。従って、挿入可能MSETSの幾つかのダイオ ードがフォワード・バイアスされていて、VNAのボー ト2で幾つかの所定のインピーダンスを与えるととによ って、これらのインピーダンスが測定され、そして式4 のエラー項EDR、ERR、ESRを計算するのに用い られる。

【0061】図10のBを参照すると、次に、挿入可能 MSETSは、基準面AでVNAから接続が解かれ、そ して向きを変えられてVNAの基準面C (ポート1)で VNAに接続される。また、測定されるDUTとして同 じセックスのコネクタ130及び132をもつアダプタ 128が、挿入可能MSETSネットワークとVNAの ポート2との間に挿入される。即ち、図10のBに示さ れるように、挿入可能MSETS14及びアダプタ12 8のカスケードにされた回路は、非挿入可能MSETS をなす。図10のBにおいてメスーメスアダプタが一例 30 として示されているが、これはDUTがその両方のボー トにメスのコネクタを有する場合についての一例である ことに留意されたい。また、DUTがその両方のポート でオスのコネクタを有する場合には、アダプタはそのボ ートの両方にオスのコネクタを有することもでき、VN Aはその両方のポートでメスのコネクタ124及び12 6を有することができる。

【0062】次に、アダプタの散乱パラメータが、MS ETSの度量衡研究室での以前の測定から既知である基 準面Bでの挿入可能MSETSの既知の反射係数と、上 能DUTと結合するために、VNAのボートの両方のコ 40 記で説明した本方法の最初のステップにおいて、基準面 Aでの挿入可能MSETSの測定から決定された1ポー ト・エラー修正係数とから、計算される。言い換える と、アダプタの散乱パラメータは以下のステップを用い て決定される。式2及び式4に関して説明したように、 挿入可能MSETSは1ポート・モードでオペレーショ ンされ、そこにおいては、基準面Bで既知の反射係数が MSETSによって与えられ、そして基準面Aでそれら がVNAによって測定される。基準面Bで挿入可能MS ETSによって与えられる既知の反射係数により基準面 照すると、本方法の第1ステップに従った校正装置が示 50 AでVNAによって測定される反射係数S11 は、次の

25

式で表される。 [0063]

*【数13】

$$S_{22}' = S_{22A} + \frac{S_{21A}S_{12A}\Gamma_B}{1 - S_{11A}\Gamma_B}$$
 (13)

ととで、 S_{11A} 、 S_{21A} 、 S_{12A} 及び S_{22A} はアダプタの散 乱係数であり、「。は挿入可能MSETSの既知の反射 係数である。3つの既知の反射係数「。に対して基準面 Aで挿入可能MSETSによって与えられる少なくとも 3つの反射係数 S.z. を測定することによって、 S11A、S22A、S21A、S12Aが決定され得る。アダプタ の相反 (reciprocity) によって Szzzが Szzzと等しく なる。

【0064】式13を参照する。S₂₁₄×S₁₂₄のプロダ※

※クトをWで表すものとする。コネクタの相反の性質が与 えられると、 $S_{21A}=S_{12A}=(\mathbb{W})^{1/2}$ となる。しかし ながら、Wは複素数であり、従って、その二乗根は2つ の値を持ち得る。そとにおいては、両方の値の大きさは 10 同じであるが、互いに角度が180度位相ずれしてい る。従って、Wは式14及び式15によって表されると とができる。

26

[0065]

【数14】

$$S_{21A} = S_{12A} = (W)^{1/2} = (|W|)^{1/2} e^{-J\Theta/2} \cdots (14)$$

【数15】

$$S_{21A} = S_{12A} = (W)^{1/2} = (|W|)^{1/2} e^{-J(\Theta/2+\pi)}$$

ここで、|W| = Wの絶対値、であり、Θ = Wの偏角 (argument)、である。

【0066】従って、S214=S124の値を正確に決定す るために、境界状態(boundary condition)が用いられ る。式14及び式15の間で正しい偏角を選ぶために、 同軸コネクタの位相を0ヘルツで表す適切な境界状態が 用いられる。すべての商業的に入手可能なVNAは、周 波数が開始点と停止点との間で掃引されると±180度 の間の位相(偏角)をラップ(wrap)する、ということ が従来技術で知られている。(即ち、信号がディスプレ 30 ゴリズムを通じて次のような多項式に適合され得る。 イ範囲内にないとき、その信号を±180度の範囲の間 【0067】 にラップするととにより、その信号が±180度の範囲★ 【数16】

 \cdots (15)

★内でディスプレイされる。) 周波数が±180度のクロ スオーバーの点を横切り掃引されると偏角に360度を 付加することによって、偏角をアンラップ (unwrap) す ることによって合計的位相関係を引き出すことができ る。(「偏角をアンラップする」は「VNAで信号をデ ィスプレイするためにその信号に加えられた位相を、そ の信号から引くことによってその信号の実際の位相を導 出する」ことを意味する。)周波数の関数としてのアン ラップされた偏角は、最小和自乗フィッティング・アル

$$\Theta = \sum_{i=0}^{2} A_i F^i = A_0 + A_1 F + A_2 F^2 \qquad \dots (16)$$

ととで、A₄=多項式の係数、であり、F=周波数、で ☆に、非挿入可能の校正に必要なそのアダプタの散乱パラ ある。

【0068】また、同軸コネクタの位相角度は、周波数 【0069】挿入可能MSETSの、貫通接続状態及び がDCに近付くにつれてO度に近付かねばならない、と いうことが知られている。従って、式14及び式15の されねばならない。即ち、位相の適当な値が決定され、 そしてアダプタのSパラメータが式13を用いて計算さ れ得る。従って、本願発明によると、校正において一部 として用いられるアダプタの電気的長さを知ることなし☆

メータを計算することが可能である。

検証状態の散乱パラメータを基準面Aに転送するため に、アダプタ、貫通接続状態及び検証状態の散乱マトリ ための位相の表現の項A。は、0に近いものとして選択 40 クスが、連鎖散乱マトリクス(chain scattering matri x)に変換される。この連鎖散乱マトリクスは次の式を 用いて計算できる。

[0070]

【数17】

$$\Psi = \begin{bmatrix} \frac{1}{S_{21}} & -\frac{S_{22}}{S_{21}} \\ \frac{S_{11}}{S_{21}} & \frac{S_{21}S_{12} - S_{11}S_{22}}{S_{21}} \end{bmatrix} \dots (17)$$

28

貫通接続状態においてオペレーションする、挿入可能M SETSの連鎖散乱マトリクスは、挿入可能MSETS の連鎖マトリクスをアダプタの連鎖マトリクスにかける ことによって基準面 A に変換される。同様に、検証モー ドにおいてオペレーションする、挿入可能MSETSの 連鎖散乱マトリクスは、基準面Aへの検証状態を変換す米

*るために、アダプタの連鎖散乱マトリクスによってかけ られる。結果的な連鎖散乱マトリクスは、次に、次の式 を用いSパラメータのマトリクスに再変換され戻され る。

[0071] 【数18】

$$S = \begin{bmatrix} \frac{\Psi_{21}}{\Psi_{11}} & \frac{\Psi_{11}\Psi_{22} - \Psi_{21}\Psi_{12}}{\Psi_{11}} \\ \frac{1}{\Psi_{11}} & -\frac{\Psi_{12}}{\Psi_{11}} \end{bmatrix} \dots (18)$$

図10のBを参照する。挿入可能MSETSのネットワ ークのコネクタ122はVNAのボート1(114)に 直接接続されているので、VNAのボート1に挿入可能 MSETSによって与えられるSパラメータを変換する 必要がない。従って、1ポート・モード、貫通状態及び 検証状態においてオペレーションする挿入可能MSET SのSパラメータは、ここで、VNAのコネクタ124 及び126において知られる。次に、挿入可能MSET Sは、図9のA又はBに示されたような非挿入可能の形 態のためのエラー修正係数を決定するために、上記説明 した挿入可能の校正のための方法のステップを行うよう にオペレーションされる。その後に、挿入可能MSET S及びアダプタの両方が除かれ、そして、測定される非 挿入可能 DUTが測定のために挿入される。従って、本 願発明を用いると、ネットワーク・アナライザの任意の 1つのボートになされる最小の2つの接続をもって、測 定される非挿入可能DUTのためのネットワーク・アナ ライザを校正することが可能である。更に、それらのス テップはすべてコンピュータによって制御されいるの で、ユーザのエラーの可能性が除去される。更に、挿入 可能MSETSは検証標準をシミュレートするので、検 証標準の接続を解いたり接続したりする必要なしに非挿 入可能の校正の正確性がチェックされる。更に、VNA にいずれの一次校正標準を接続する必要もなしに非挿入 可能の校正が行われる。

【0072】図1]を参照する。本願発明の第2実施例 のMSETS14'に含まれるマイクロ波回路図が示さ れている。第2実施例はMSETSのオペレーションの 40 周波数を拡張するのに用いられる。第2実施例は超広帯 域MSETSをつくるために図5及び図6で示した第1 実施例と関連して用いられ得る。

【0073】図11に示されたマイクロ波回路は、複数 の単極複数投スイッチ (single pole, multi-throw swi tch) を含む。例えば、2つの単極4投スイッチ134 及び136が示されている。単極4投スイッチ134の 各スロー (throw) 138、140、142、144 と、単極4投スイッチ136の各スロー146、14

される。例えば、スロー138及び146は低損失貫通 伝送ライン154によって相互接続され、スロー140 及び148は開放回路に接続され、スロー142及び1 50短絡回路に接続され、スロー144及び152は、 それぞれ、単極双投スイッチ154及び156の極 (po 7e) 155及び157に接続される。単極双投スイッチ 154のスロー158と160と、単極双投スイッチ1 56のスロー162と164とは、それぞれが固定のイ ンピーダンスに接続される。例えば、スロー158及び 162は3dBの固定の減衰器によって相互接続され、 スロー160及び164はそれぞれ固定の50オームの 整合された終端に接続される。

【0074】図11において、DCブロッキング・キャ パシタC1及びC2は、単極複数投スイッチをバイアス するために用いられるDCバイアス信号がMSETSを 出るのを妨げるために、それぞれ、入力ポート1(17 0)及びポート2(172)で極166及び168と直 列に接続されている。MSETSの第2実施例はまた、 そのボート1(170)及びボート2(172)の両方 でオペレーションの拡張された周波数帯域にわたって複 数の状態が確立されることを可能にする。これらの状態 は、複数の複素インビーダンスを各ポートで与えること を含み、開放、短絡、整合された終端、及び3dB減衰 器を含む中間インピーダンスを含む。更に、これらの状 態はボート間の低損失貫通接続を含む。貫通接続は、極 166をスロー138に、そして極168をスロー14 6に接続することによって、ポート1とポート2との間 に確立できる。更に、開放が、極166をスロー140 にそして極168をスロー148に接続することによっ て、ポート1とポート2との間に確立できる。更に、短 絡が、極166をスロー142にそして極168をスロ - 150に接続することによって、ポート1とポート2 との間に確立できる。更に、極166をスロー144 に、極155をスロー160に、極168をスロー15 2に、そして極157をスロー164に接続することに よって、ボート1及びボート2で整合された終端 (matc hed termination) が与えられうる。そして、極166 8、150、152とは、異なるインピーダンスに接続 50 をスロー144にかつ極155をスロー158に接続す

ることによって、又は極168をスロー152にかつ極 157をスロー162にに接続することによって、ボー ト1又はポート2のいずれかに中間インピーダンスが与 えられうる。

【0075】図12は、MSETSの第2実施例のマイ クロ波回路を制御するための制御回路を示す図である。 制御ロジックは、幾つかのアドレス可能8ビットラッチ 176を含み、それらは、図11の回路の単極複数投ス イッチを上記のいずれの組み合わせについても駆動する ようにプログラムされている。アドレス可能ラッチによ る電圧出力は、CMOSゲート178への入力であり、 図11の回路の単極複数投スイッチの各制御ライン18 2へ2つの電圧のうちの1つを提供する。例えば、本願 発明の好適実施例において、単極複数投スイッチの制御 ラインに与えられる電圧は、0ボルト又は-8ボルトの うちのいずれかであり、各スイッチのスローを、それぞ れ、ターンオン及びターンオフする。従って、CMOS ゲートがハイ状態のとき、NPNトランジスタ180が オンにバイアスされ、そして制御ライン182での出力 電圧が-8ボルトDC供給源184に効果的に接続され る。また、CMOSゲートがローのとき、トランジスタ はオフにバイアスされ、そして出力182が抵抗R1を 介してグラウンドに接続される。本願発明の好適実施例 において、抵抗R1、R2、R3はそれぞれ1.6Kオ ームである。

【0076】従って、図11及び図12の回路は本願発 明によるMSETSの第2実施例を含む。測定される挿 入可能及び非挿入可能DUTの両方のためにVNAを校*

$$\mathbf{e}_{1} = \begin{bmatrix} \mathbf{e}_{1}^{00} & \mathbf{e}_{1}^{01} \\ \mathbf{e}_{1}^{10} & \mathbf{e}_{1}^{11} \end{bmatrix}. \quad \mathbf{E}_{0} \quad \mathbf{e}_{2} = \begin{bmatrix} \mathbf{e}_{2}^{00} & \mathbf{e}_{2}^{01} \\ \mathbf{e}_{2}^{10} & \mathbf{e}_{2}^{11} \end{bmatrix}$$

てこで、e₁°°、e₁°°はボート1及びボート2の指向性 であり、e,¹¹、e,¹¹はボート1及びボート2のソース 整合であり、e,º1、e,¹º、e,º1、e,¹ºはポート1及 びポート2の反射トラッキングである。

【0080】MSETSの貫通状態の修正されていない

*正するために、第2実施例は第1実施例と同じ様に用い られ得る。従って、本願発明に従う超広帯域校正キット は、第1ボートでオスのコネクタそして第2ボートでメ スのコネクタを有する第1MSETSと、第1ボートで オスのコネクタそして第2ボートでメスのコネクタを有 する第2MSETSと、ポートのそれぞれにオスのコネ クタを有する第1アダプタと、ボートのそれぞれにメス のコネクタを有する第2アダプタと、MSETSの実施 例のそれぞれを制御するためのソフトウエア・バッケー - 10 - ジと、を含む。

【0077】上記で説明した方法の両方において、散乱 係数S11A、S21A、S22A、S12Aは、MSETSによっ て与えられるすべての考えられ得る状態に対して度量衡 研究室で、MSETSの元の特徴付けの間に測定されな ければならない。しかしながら、VNAの2ボート・シ ステム的エラーを計算するために、MSETSによって 与えられるすべての状態に対する、以下に説明する、と れらの散乱係数が既知である必要のない別の方法があ る。対照的に、VNAの各ポートにMSETSによって 与えられる、3つの反射係数のみを最初に特徴付けし、 VNAのすべてのシステム的エラー係数を計算すること が可能である。

【0078】ここで図13を参照する。VNAの2ボー ト・エラーが、散乱マトリクス200及び202によっ てモデル化されうる。このエラー散乱マトリクスの変数 は式19において記述される。

[0079]

【数19】

$$e_{2} = \begin{bmatrix} e_{2}^{00} & e_{2}^{01} \\ e_{2}^{10} & e_{2}^{11} \end{bmatrix}$$

···· (19)

透過マトリクスT。と、MSETSの実際の貫通状態に 対する透過マトリクスT。は、式20で示される。

[0081]

【数20】

$$T_{\rm m} = K T_1 T_A T_2^{-1}$$
 (20)

ここで、

$$K = \frac{e_1^{01}}{e_2^{01}}$$

$$T_{1} = \begin{bmatrix} -\frac{\Delta_{1}}{t_{11}} & \frac{e_{1}}{t_{11}} \\ -\frac{e_{1}^{11}}{t_{11}} & \frac{1}{t_{11}} \end{bmatrix} \cdot T_{2} = \begin{bmatrix} \frac{1}{t_{22}} & -\frac{e_{2}^{11}}{t_{22}} \\ \frac{e_{2}^{00}}{t_{22}} & -\frac{\Delta_{2}}{t_{22}} \end{bmatrix}$$

$$t_{11} = e_1^{01} e_1^{10}$$
, $t_{22} = e_2^{01} e_2^{10}$ $\Delta_1 = e_1^{00} e_1^{11} - e_1^{10} e_1^{01}$, $\Delta_2 = e_2^{00} e_2^{11} - e_2^{10} e_2^{01}$ ලෙසීම

透過マトリクスT,及びT,は、VNAの各ポートにMS *る。従って、式20は次のように書くことができる。 ETSによって与えられる3つの既知の反射係数から計 【0082】 算できる。MSETSの相反により、透過マトリクスT ▲はユニタリー行列式 (unitary determinant) を有す *

【数21】

$$\det T_{m} = (K)^{2} (\det T_{1})(\det T_{2})^{-1} \pm \hbar i t,$$

$$K^{2} = \frac{(\det T_{m})(\det T_{2})}{\det T_{1}} \qquad \cdots (21)$$

式16及び上記説明の境界条件を用いて、貫通接続の電 気的長さを知る必要なく、正しい値のKが決定できる。 貫通状態においてオペレーションするMSETSの実際 の散乱マトリクスT、は、ととで、式22から計算でき※

※ る。

$$T_A = K^{-1} T_1^{-1} T_m T_2$$

.... (22)

P=T, TT, と定め、貫通接続の実際の散乱マトリ クス(Sthru)が式23から計算できる。

[0084] 40 【数23】

Sthru =
$$\begin{bmatrix} \frac{P_{12}}{P_{22}} & \frac{\Delta P}{(P_{22})(K)} \\ \frac{K}{P_{22}} & -\frac{P_{21}}{P_{22}} \end{bmatrix} \dots (23)$$

ここで、

$$P = \begin{bmatrix} P_{11} & P_{12} \\ P_{21} & P_{22} \end{bmatrix} \qquad \text{&V} \quad \Delta P = P_{11}P_{22} - P_{12}P_{21}$$

である。

従って、VNAの2ボート・システム的エラーは、MS ETSによって、VNAの各ポートへ、3つの既知の反 射係数のみを与えることによって、計算される。VNA の2ポート・システム的エラーを完全に特徴付けするた めに、VNAに与えられるMSETSの透過係数又は反 射係数に関して更なる知識 (例えば貫通状態について) を必要としない。この方法の利点は、MSETSの6つ の測定のみがオペレータによってこのMSETSの初期 の特徴付けの間に度量衡実験室で行われる必要がある、 ということである。これによって、行われる必要のある 測定の回数及び記憶される必要のあるデータの数が減ら される。更に、この方法は、より簡単な挿入可能及び非 挿入可能校正を与え、従って、より速い校正プロセスを 与える。

【0085】上記に説明したMSETSの実施例は2ボ ートのVNAを校正するのに用いられる。しかしなが ら、複数のポート214、216、218、220、2 22、224をもつデバイス210を、図14に示すマ ルチボート・ネットワーク・アナライザ112'で測定 する必要がある。従って、マルチポート・ネットワーク ・アナライザ112' (MNA) (multiport metwork analyzer) のシステム的エラーを特徴付けする必要があ る。図15において、MNAのシステム的エラーを校正 するためのマルチボート・マルチステート電子転送標準 212(MMETS)のブロック図が示されている。M 各ポート214、216、218、220、222、2 24に接続する必要がない、ということである。そのか わりに、MMETSの複数のボート230、232、2 34、236、238、240の各々と、MNAの複数 のポート214、216、218、220、222、2 24との間に1度の接続が確立され得る。次に、MNA のシステム的エラーは、MNAを一連の2ポートVNA として分析することによって決定される。

【0086】ここで、図16を参照すると、MNAのシ

のエラー・マトリクス242及び244、246及び2 48、250及び252が示されている。上記で説明さ れたように、MNAのすべてのシステム的エラーを計算 するために、MNAの各ポート214、216、21 8, 220, 222, 224KMMETS212030 の既知の反射係数を、即ち、各2ポート対に対して合計 6つの既知の反射係数を、与えるのみでよい。従って、 どのような数のポートを有するどのようなDUTも、M NAをMMETSで校正した後に、MNAによって測定 することができる。

【0087】上記で説明されたすべての方法及び実施例 において、ひとたびMSETSが度量衡実験室でVNA 上で測定されると、それは他のベクトル・ネットワーク ・アナライザによって校正標準として用いられる。従っ て、MSETSが度量衡実験室で測定された状態と同じ 30 状態をそのボートで再生成することを続けることが望ま しい。

【0088】従って、本願発明の特定的な実施例に従う と、本願発明の電子回路の長期的な温度の安定性を保証 するためにMSETS内にヒータが提供される。好適な 実施例に従うと、温度は、回路のための箱又は他の囲い の中に配置される加熱エレメントを用いて45°Cに固 定される(示さず)。

【0089】本願発明の更なる特徴は、MSETSが、 ここに参照として援用する係属中の出願第07/898 METSの利点は、複数の機械的な一次標準をMNAの 40 204号に開示された実施例を用いてVNAの高パワー の校正を行うように用いられ得る、ということである。 【0090】本願発明に従うとMSETSの更なる特徴 は、MSETSが、特徴が既知であるので、VNAに加 えて、他の装置とともに検証又は信頼のデバイスとして 用いられ得る、ということである。例えば、このデバイ スは、挿入可能MSETSを電源と電力メータ(power meter) との間に接続し、挿入可能MSETSを既知の 複数の減衰値を通してステップを行い、そして、電力メ ータの読み取りがMSETSによって与えられる既知の ステム的エラーを決定するための、MNAの2ポート対 50 減衰に従った電力の変化を反映するかどうかを見るため

に電力メータを読むことによって、電力メータの正確性 を確かめるために用いられ得る。

【0091】本願発明のMSETSの更に他の応用は、 MSETSがある期間にわたって任意のRF器具使用に おける変化を監視するのに用いられ得る、ということで ある。例えば、VNAのシステム的エラーが、ある期間 にわたって監視され得、そしてVNAの状態の表示とし て用いられ得る。より特定的には、本願発明のMSET Sは、VNAのシステム的エラーを監視するために周期 的に用いられ得、そして、VNAの動作性を監視するた め且つVNAに何らかの問題が発生しているかどうかを 検出するために、計算されたエラー係数が統計的に分析 され得る。このデータは多くのやり方で集められ得る。 例えば、オペレータが、MSETSにつながれたモデム をもつコンピュータを用いて電話線を通じて集めること ができ、よって、VNAを、そのVNAが配置されてい る場所にいる必要なしに監視することを可能にする。と の特徴の利点は、VNAの製造者がMSETSを診断及 び予防メンテナンス・ツールとして用いることができ、 よって、問題が発生するとそれら問題が検出されること を可能とし、そして、例えば、時間を損失することが大 きな問題となる製造ラインにおいて、VNAのダウン時 間を最小にする、ということである。また、データの収 集は、遠隔のオペレータによるものである必要がなく、 定例のメンテナンス・プログラムの一部として組織内で 行うことができる。

【0092】図17を参照すると、VNAを制御し校正 する方法のフローチャートが示されている。まず、ユー ザは、図4に示されたようなコンピュータ16に、DU Tの測定が行われるための周波数を入力する(ステップ 30 28)。次に、周波数は、校正が行われるべき周波数で 決定するために、予め測定された挿入可能の校正のネッ トワークの周波数と、相互に関連される(ステップ3 0)。次に、校正を行うために、その周波数をVNAに ロードすることによってVNAがセット・アップされる (ステップ32)。次に、上記に説明された方法に従っ て、MSETSの測定が行われる(ステップ34)。ひ とたび測定が終了すると、エラー・モデルのエラー項が 計算される(ステップ36)。次に、それらのエラー項 が、測定されるDUTのための適当な周波数に改変する 40 ために用いられる (ステップ38)。次に、VNAはそ の初期状態に回復され(ステップ40)、そしてMSE TSが接続を解かれ得、DUTが測定のために接続され 得る。

【0093】一実施例において、制御ルーチンが、挿入 可能MSETS14及びVNA12と相互接続を有する コンピュータ16(図4)によって提供される。例え は、モデル8510ヒューレットパッカード・ネットワ ーク・アナライザが用いられ、そしてコンピュータがラ

いる標準ポートに相互接続される。しかしながら、上記 で説明したように、制御ルーチンとコンピュータ機能と を直接に2ポートMSETS14に組み込むか、又はV NA12に別に提供することができる。

【0094】本願発明のMSETSの他の応用は、これ を、VNAのための自己校正回路48を導出するために VNAテスト・セットの内部に配置できることである。 図18を参照すると、2つの本質的に同一のMSETS 50及び52がVNAのカプラ54、55、56、57 10 のうしろに配置され、VNAテスト・セットのボート1 及びボート2に反射係数を与えるように制御される。ま た、これらMSETSは、VNAのカプラ54、55、 56、57のまえに配置することもできる。この実施例 では、2つのMSETSを一度校正して、その後にとの 2つのMSETSを自己校正VNAとして用いることが 可能である。即ち、最初に自己校正VNAを特徴付けす ることが可能であり、次に、その後に、単に自己校正V NAのボート1とボート2との間に貫通接続を行うこと によって、VNAが用いられる各回にVNAを自己校正 することが可能である。

【0095】自己校正VNAの実施例は、校正するのが 特に困難である任意の媒体上のDUTを測定するのに用 いられるフレキシブル・ネットワーク・アナライザとし て、特に都合がよい。例えば、自己校正VNAを、オン ウエハ (on-wafer) 測定のためのVNAを校正するのに 用いることができる。これは、単に、VNAのポートに 結合されるオンウエハ・ブローブを校正標準の貫通の部 分に置き、VNAを以下に説明する自己校正ルーチンを とおして走らせることによって行われる。即ち、自己校 正VNAは、オンウェハかつ固定物の測定のためのVN Aを校正する、冗長でしばしば大変困難な、仕事を除く ために用いられる。

【0096】図18を参照する。自己校正VNAを特徴 付けするための最初の校正の手順が、デバイスの基準面 58で校正を行うことによってなされる。これは、各M SETSを通して低損失条件を確立するために、各MS ETSのすべてのPINダイオードをリバース・バイア スすることによってなされる。次に、信号源68からの 信号が、スイッチ62の適当な位置を選択することによ ってボート1に与えられる。出力MSETSのPINダ イオードは、異なるインピーダンスについて、ステップ を通して行うために、フォワード・バイアスされる。出 カMSETS52によって与えられた多種のインビーダ ンスからの結果としての反射係数は、デバイスの基準面 58で測定され、それによって、出力MSETS52を 特徴付けする。

【0097】同様に、入力MSETS50が、出力MS ETSのすべてのPINダイオードをリバース・バイア スし、RF信号をボート2に送るようにスイッチ62の イン18を経由してIEEE-488標準コネクタを用 50 位置を切り換え、入力MSETS50のPINダイオー

ドを多種のインピーダンスを通してステップを進めてデ バイスの基準面58で反射係数を測定することによっ て、特徴付けされる。

【0098】上記で説明された校正ステップにより、ひ とたび自己校正VNAが最初に特徴付けされると、次 に、MSETSが、VNAのポート1又は2に何度も接 続をしたり接続を解いたりする必要なしに、また人間の 介在の必要なしに、VNAを自己校正するために以下に 説明されるステップに従って多種のインピーダンスを通 してステップを進めることができる。上記で最初に特徴 10 付けたように、自己校正VNAの自己校正手順のステッ プは、一実施例に従うと以下のようである。

【0099】(1) VNAのボート1とボート2との間 に貫通接続を確立し、(2)出力MSETS52によっ て与えられる3つのインビーダンスを測定することによ って、指向性EDF、ソース整合ESF及び反射トラッ キングERFのエラー項をボート1で決定し、(3)と れらインピーダンスS11人の既知の初期値を基にかつ上 記で説明した式2を用いてエラー項を計算する。

【0100】次に、(4)入力MSETSを最初に特徴 付けされた多種の既知のインピーダンスを通してステッ プを進め、そして上記で説明したようにエラー項を計算 するために式4を用いることによって、デバイスの基準 面58で与えられる反射係数を測定することによって、 指向性EDR、ソース整合ESR及び反射トラッキング ERRのエラー項をポート2で決定する。

【0101】次に、(5)入力MSETSと出力MSE TSの両方のPINダイオードをすべてリバース・バイ アスし、そして上記で説明した式9及び式10を用いる 荷整合エラー項を決定する。式9及び式10において、 $S_{11A} = S_{22A} = 0$ 及び $S_{21A} = S_{12A} = 1$ である。なぜな ら、いま、MSETSのかわりに、VNAのボート間に 貫通接続があるからである。

【0102】次に、(6) 両方のMSETSのすべての PINダイオードがリバース・バイアスで、フォワード Sziu及びリバースSizuの透過係数を測定する。こと で、フォワード分離EXF及びリバース分離EXRを除 いて、式11及び式12のすべてのパラメータが知られ る。このネットワーク・アナライザの技術において、エ 40 ラー項EXF及びEXRの計算をわざわざせず、また、 VNAのボート1とボート2との間の分離状態の測定を わざわざしないのが慣例である。従って、項EXF及び EXRはOにセットされ得、そして、フォワード透過ト ラッキングETF係数及びリバース透過トラッキングE TR係数が、式11及び式12を用いて計算され得る。 【0103】また、ボート1とボート2との間の分離の 測定が、ボート1とボート2との間の貫通接続を解き、 入力MSETS及び出力MSETSのすべてのPINダ

れる。次に、以前に説明した式7及び式8を用いてエラ 一項EXF及びEXRが計算できる。エラー項EXF及 びEXRが知られると、式11及び式12を用いてエラ 一項ETF及びETRが計算できる。即ち、すべてのエ ラー項が、図18に示した実施例で計算され得る。更 に、DUTの測定を行うためにポート1とポート2との 間のケーブルの接続が解かれるべきであるので、上記で 説明した技術は別のステップを必要としない。

38

【0104】図19は、図18の実施例に関して上記で 説明したのと同じ様式で利用され得るVNAのための自 己校正回路60別の実施例である。しかし、VNAのボ ート1及びボート2が信号源68からの配線67に接続 されたスロー63及び65に接続されるように構成され た単極双投スイッチ64及び66を用い、従来の校正技 術を利用する初期の校正が行われるところが異なる。入 力MSETS72及び出力MSETS70は、それぞ れ、50オームの値をもつ整合された終端Rを経由して グラウンド27に接続される。その後、上記のステップ を用いて自己校正ルーチンが行われる。そとにおいて は、単極双投スイッチは、既知のインピーダンスを確立 するのに用いられるMSETSに接続される。言い換え ると、単極双投スイッチ62のスロー73が、信号源6 8に接続され、単極双投スイッチ64の極65が、出力 MSETS70 (スロー75) に接続され、出力MSE TSネットワーク70の特徴付けをするようにする。同 様に、単極双投スイッチ62のスイッチ73が、信号源 68に接続され、単極双投スイッチ66の極63が、入 カMSETS72 (スロー77) に接続され、入力MS ETS72の特徴付けをするようにする。その後、図1 ことによって、フォワードELFとリバースELRの負 30 8の実施例に関して上記で説明したステップを用いて自 己校正ルーチンが行われる。

> 【0105】本願発明の複数の実施例を上記で説明した が、それらは例示的なものであって本願発明を制限する ものではなく、単なる例として示されたものであること が、当業者には明らかである。多数の変更及び他の実施 例が当業者の考える範囲にあり、それらは本願の請求項 によって定めた本願発明の範囲に含まれると考えられ る。

【図面の簡単な説明】

【図1】図1のA及びBは、従来技術の方法に従って測 定される挿入可能なデバイスのための、ベクトル・ネッ トワーク・アナライザの校正を示す図である。

【図2】図2のA及びBは、従来技術の方法に従ってV NAの2つのボートの各々で「アダプタ除去」技術を用 いて測定される非挿入可能なデバイスのための、ベクト ル・ネットワーク・アナライザの校正を示す図である。 【図3】図3のA及びBは、従来技術の方法に従ってV NAの2つのボートの各々で「アダプタ除去」技術を用 いて測定される非挿入可能なデバイスのための、ベクト イオードをリバース・バイアスすることによって、行わ 50 ル・ネットワーク・アナライザの校正を示す図である。

【図4】図4は、本願発明に従った校正システムの図で ある。

【図5】図5は、本願発明に従ったマルチステート電子 転送標準のマイクロ波部分の一実施例の詳細な図であ る。

【図6】図6は、図5のマルチステート電子転送標準の 回路をオペレーションするためのデジタル制御回路の詳 細な図である。

【図7】図7は、本願発明に従ったマルチステート電子 転送標準とともに用いられる2ポート12項エラー修正 10 チの極 モデルのフロー図である。

【図8】図8は、マルチステート電子転送標準への接続 を示す図であり、ここにおいて、測定されるDUTは挿 入可能デバイスである。

【図9】図9のA及びBは、マルチステート電子転送標 準に行われる接続を示し、ととにおいて、測定される D UTは非挿入可能なデバイスである。

【図10】図10のA及びBは、本願発明に従って非挿 入可能なデバイスのために、VNAを校正するためにマ ルチステート電子転送標準に行われる接続を示す。

【図11】図11は、本願発明のマルチステート電子転 送標準の第2の実施例を示す図である。

【図12】図12は、図11のマルチステート電子転送 標準をオペレーションするための制御回路の図である。

【図13】図13は、VNAと関連するエラー・マトリ クスを示す図である。

【図14】図14は、マルチポート・ネットワーク・ア ナライザ及びマルチポート・マルチステート電子転送標 準への及びそれらの間の接続を示す図である。

【図15】図15は、マルチポート・マルチステート電 30 176 アドレス可能8ビットラッチ 子転送標準のブロック図である。

【図16】図16は、マルチボートVNAを構成する複 数の2ポート・エラー・マトリクスを示す図である。 182 制御ライン

【図17】図17は、本願発明に従って校正係数を得る 184 DC供給源 ためのコンピュータ制御手順を示すフローチャートであ 200、202 散乱マトリクス る。

【図18】図18は、本願発明に従った一対のマルチス 212 マルチポート・マルチステート電子転送標準 テート電子転送標準を用いる自己校正VNAの図であ る。

【図19】図19は、本願発明に従った自己校正VNA 40 230、232、234、236、238、240 マ の別の実施例である。

【符号の説明】

- 12、112 ベクトル・ネットワーク・アナライザ
- 14 マルチステート電子転送標準
- 16 コンピュータ制御装置
- 18 データ・ライン
- 20 メモリ
- 22 制御ライン
- 23 インターフェース(図4)、制御信号(図6)
- 24 キーボード

25 マイクロ波回路

27 グラウンド

33 バイアス供給部

50、72 入力MSETS

52、70 H力MSETS

58 基準面

60 自己校正回路

62 スイッチ

63, 65, 155, 157, 166, 168 スイッ

40

64、66、154、156 単極双投スイッチ

67 配線

68 信号源

73, 75, 77, 138, 140, 142, 144, 146, 148, 150, 152, 158, 160, 1 62、164 スイッチのスロー

100, 102, 104, 106, 108, 110, 1 20, 122, 124, 126, 128, 130, 13 2、134、136、138、140、142校正標準 20 (図1、図2、図3)

112' マルチボート・ネットワーク・アナライザ 114、116 ベクトル・ネットワーク・アナライザ 112のボート

120, 122, 124, 126, 130, 132 = ネクタ (図8、図9、図10)

128、144 アダプタ

134、136 単極四投スイッチ

154 伝送ライン

170、172 ポート

178 CMOSゲート

180 NPNトランジスタ

210 デバイス

214, 216, 218, 220, 222, 224 7 ルチポート・ネットワーク・アナライザのポート

ルチポート・マルチステート電子転送標準のポート

242, 244, 246, 248, 250, 252 I ラー・マトリクス

A、B、C 基準面

B0~B15 信号ライン

B0,~B15,、B0,~B15, 出力制御ライン

C1, C2, C3, C4~C19, C20~C35 + ャパシタ

D1~D16 PINダイオード

50 J0 接続

42

* T1~T17 マイクロストリップ伝送ライン U1、U2、U7 ダーリントン・トランジスタ・アレ

* U3、U4、U5、U6 抵抗ネットワーク

【図1】


41


J1~J16 制御ライン接続

L1 RFコイル・インダクタ


L2~L17 RFコイル


R1、R2、R3 抵抗







【図2】





【図3】







6

【図4】


[図5]




【図6】




【図8】




【図11】




【図7】





【図10】






【図9】







【図12】




【図13】




【図14】




【図15】




【図16】




【図17】



【図18】



[図19]



フロントページの続き

- (72)発明者 マイケル・ティー・ファルシネリ アメリカ合衆国マサチューセッツ州01810, アンドーバー,アザリー・ドライブ 6
- (72)発明者 ピーター・ブイ・フィリップスアメリカ合衆国マサチューセッツ州01453,レオミンスター,メイン・ストリート1233

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第1区分

【発行日】平成13年12月14日(2001.12.14)

【公開番号】特開平7-198767

【公開日】平成7年8月1日(1995.8.1)

【年通号数】公開特許公報7-1988

【出願番号】特願平6-110015

【国際特許分類第7版】

GO1R 27/28

35/00

[FI]

G01R 27/28 Z

35/00

【手続補正書】

【提出日】平成13年5月24日(2001.5.2 4)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 ネットワーク・アナライザのボートに結合できる少なくとも第1ポートを備える校正デバイスであって、

少なくとも1つの基準面に対して前記ネットワーク・アナライザを校正するために複数の状態を生成するマルチステート転送標準を備え、前記複数の状態は、校正手順の間の前記ネットワーク・アナライザの何れかのボートへの更なる校正標準の機械的な接続または接続解除の制限を受けずに生成される、

校正デバイス。

【請求項2】 請求項1に記載の校正デバイスであって、前記複数の状態は、1ポート校正を行うために前記ネットワーク・アナライザの第1ポートに与えられる複数の複素反射係数を含む、校正デバイス。

【請求項3】 請求項1に記載の校正デバイスであって、前記ネットワーク・アナライザの第1ボートおよび第2ボートへ接続できる第1ボートおよび第2ボートを含む校正デバイス。

【請求項4】 請求項3に記載の校正デバイスであって、前記マルチステート転送標準は複数のスイッチング・デバイスを更に備える、校正デバイス。

【請求項5】 請求項4に記載の校正デバイスであって、前記複数の状態を生成するように複数の前記スイッチング・デバイスの所定のものをバイアスする制御装置を更に備える校正デバイス。

【請求項6】 請求項5に記載の校正デバイスであっ

て、所定の手順の実行に応答して前記制御装置を動作させるプロセッサを更に備え、該プロセッサは、前記状態のそれぞれに基づいて前記ネットワーク・アナライザを校正するための校正係数を導出する、校正デバイス。【請求項7】 請求項6に記載の校正デバイスであって、前記制御装置は、少なくとも幾つかの前記状態に対して、記録した値と測定した値を比較し、前記測定した値は、前記マルチステート転送標準により生成された前記所定の状態に基づいている、校正デバイス。

【請求項8】 請求項3に記載の校正デバイスであって、前記複数の状態は、複数の複素反射係数と、低損失 透過接続と、高分離状態とを含む、校正デバイス。

【請求項9】 請求項3に記載の校正デバイスであって、前記複数の状態は、2ポート校正を行うために前記ネットワーク・アナライザの前記第1ポートおよび前記第2ポートに与えられる複数の複素反射係数を含む、校正デバイス。

【請求項10】 請求項9に記載の校正デバイスであって、前記2ポート校正を行うための前記複数の複素反射係数は、前記ネットワーク・アナライザの前記第1ポートおよび前記第2ポートのそれぞれに結合される3つの複素反射係数を含む、校正デバイス。

【請求項11】 請求項3に記載の校正デバイスであって、前記マルチステート転送標準は少なくとも2つの単極複数投スイッチを備え、各スローは複素インピーダンスに接続され、各極は回路の終端を形成し、前記回路の各終端は、それぞれに、前記マルチステート転送標準の前記第1ポートおよび前記第2ボートの1つに結合される、校正デバイス。

【請求項12】 請求項3に記載の校正デバイスであって、前記複数の状態は検証標準を更に含む、校正デバイス。

【請求項13】 請求項3に記載の校正デバイスであっ

て、前記マルチステート転送標準は複数のP1Nダイオードを更に備え、それぞれが所定の長さの伝送ラインによって相互接続され、前記校正デバイスの前記第1ボート及び第2ボートを形成する、校正デバイス。

【請求項14】 請求項13に記載の校正デバイスであって、各伝送ラインはマイクロストリップ伝送ラインからなり、伝送ラインの所定の長さのそれぞれが素数の関係を基にして選択されて、伝送ラインの各長さが何れの他の伝送ラインの長さによってもちょうどに分割できないようにする、校正デバイス。

【請求項15】 請求項3に記載の校正デバイスであって、これがネットワーク・アナライザ校正システムに組み込まれ、前記ネットワーク・アナライザ校正システムは、前記第1ポートおよび前記第2ポートを有する前記ネットワーク・アナライザを更に備え、該ネットワーク・アナライザは、前記複数の状態を測定する、校正デバイス。

【請求項16】 請求項15 に記載の校正デバイスであって、第2マルチステート転送標準を更に備え、前記マルチステート転送標準および前記第2マルチステート転送標準の各々は、それぞれ、前記ネットワーク・アナライザの前記第1ポート及び第2ポートのそれぞれに接続することができ、前記マルチステート転送標準のそれぞれは、所定の前記状態を前記第1ポート及び第2ポートのそれぞれに提供し、前記ネットワーク・アナライザが連続的に校正されるようにする、校正デバイス。

【請求項17】 請求項16に記載の校正デバイスであって、

前記マルチステート転送標準の少なくとも第1ボートは、前記ネットワーク・アナライザの前記第1ボートおよび前記第2ボートの1つに常置的に結合され、

前記マルチステート転送標準の第2ポートは、整合した 負荷に常置的に結合され、自己校正ネットワーク・アナ ライザを提供する。

校正デバイス。

【請求項18】 請求項17に記載の校正デバイスであって、

第2マルチステート転送標準は第1ポート及び第2ポートを含み、

前記第2マルチステート転送標準の第1ボートは、前記ネットワーク・アナライザの前記第1ボートおよび前記第2ボートの1つに常置的に結合され、

前記第2マルチステート転送標準の第2ボートは、整合した負荷に常置的に結合される、

校正デバイス。

【請求項19】 請求項3に記載の校正デバイスであって、

第1ボートおよび第2ボートを有し、該第1ボートおよび該第2ボートのそれぞれがオスのコネクタを有する第

1アダプタ、および第1ポートおよび第2ポートを有し、該第1ポートおよび該第2ポートのそれぞれがメススのコネクタを有する第2アダプタであって、挿入可能なデバイスおよび挿入不可能なデバイスの両方を校正する校正キットを構成する第2アダプタと組み合わせた校正デバイス。

【請求項20】 請求項3に記載の校正デバイスであって、前記マルチステート転送標準の各ポートは、指定されたコネクタのセックスおよびタイプを持つ、校正デバイス。

【請求項21】 請求項3に記載の校正デバイスであって、2より多くのボートを備え、前記2より多くのボートのそれぞれは、マルチボート・ベクトル・ネットワーク・アナライザの対応するボートへ結合することができる、校正デバイス。

【請求項22】 少なくとも第1ポートおよび第2ポートを有するネットワーク・アナライザを校正する方法であって、

マルチステート転送標準を用いて、前記ネットワーク・アナライザの前記第1ポートおよび前記第2ポートの何れかへの更なる校正標準の機械的な接続または接続解除の制限を受けずに、少なくとも1つの基準面に対して前記ネットワーク・アナライザを校正するために複数の状態を生成するステップと、

前記ネットワーク・アナライザを用いて、前記複数の状態を測定するステップと、

前記複数の状態の測定を基にして校正係数を導出するステップと、

を備える方法。

【請求項23】 請求項22に記載の方法であって、前記ネットワーク・アナライザの前記第1ボートおよび前記第2ポートの少なくとも1つを、前記マルチステート転送標準とインターフェースするステップを更に備える方法。

【請求項24】 請求項22に記載の方法であって、複数の状態を生成する前記ステップは、複数のスイッチング・デバイスの少なくとも1つをバイアスするステップを含む、方法。

【請求項25】 請求項22に記載の方法であって、複数の状態を生成する前記ステップは、前記ネットワーク・アナライザの前記第1ボートおよび前記第2ボートの少なくとも1つに対して1ボート校正を行うための複数の複素反射係数を生成するステップを含む、方法。

【請求項26】 請求項22に記載の方法であって、複数の状態を生成する前記ステップは、2ボート校正を行うための複数の複素反射係数を生成するステップを含む、方法。

【請求項27】 請求項22に記載の方法であって、複数の状態を生成する前記ステップは、前記校正係数の正確性を検証する検証標準を提供するステップを含む、方

法。

【請求項28】 請求項22に記載の方法であって、複数の状態を生成する前記ステップは、

複数の複素反射係数と、

低損失透過接続と、

高分離状態とを生成するステップを含む、方法。

【請求項29】 請求項22に記載の方法であって、複数の状態を生成する前記ステップは、

少なくとも3つの既知の反射係数と、

既知の低損失透過接続とを生成するステップを含む、方 法。

【請求項30】 請求項22に記載の方法であって、複数の状態を生成する前記ステップは、少なくとも単極複数投スイッチを伴って既知の複素インピーダンスを有する校正標準を少なくとも1つの基準面に多重化する少なくともステップを含む、方法。

【請求項31】 請求項22に記載の方法であって、複数の状態を生成する前記ステップ、複数の状態を測定する前記ステップ、および校正係数を導出する前記ステップはそれぞれ複数の所定の時間に行われ、更に、前記ネットワーク・アナライザの機器における変化を監視するために前記校正係数を分析するステップを備える、方法。

【請求項32】 請求項31に記載の方法であって、前記校正係数を分析する前記ステップは、前記ネットワーク・アナライザの前記機器内に何れかの問題が存在しているかを検出するために前記校正係数を分析するステップを備える、方法。

【請求項33】 請求項31に記載の方法であって、前記校正係数を分析する前記ステップは、前記ネットワーク・アナライザにおける問題を診断するために、前記ネットワーク・アナライザの前記校正係数における変化を

遠隔から監視するステップを含む、方法。

【請求項34】 少なくとも第1ポートおよび第2ボートを有するネットワーク・アナライザを校正する方法であって、

前記第1ポートおよび前記第2ポートへ3つの前もって 知られた反射係数を与えるステップと、

前記第1ポートおよび前記第2ポートのそれぞれに未知 の相反の貫通状態を与えるステップと

前記ネットワーク・アナライザを用いて、前記3つの前もって知られた反射係数と前記貫通状態とを測定するステップと、

前記貫通状態のアンラップされた位相を評価するステップと、

前記ネットワーク・アナライザの校正係数を計算するステップと、

を備える方法。

【請求項35】 請求項34に記載の方法であって、前記貫通状態のアンラップされた位相を評価する前記ステップは、

前記ネットワーク・アナライザの位相の偏角を周波数の 関数としてアンラップし、アンラップされた偏角を生じ させるステップと、

前記アンラップされた偏角を多項式にあてはめるステップと、

前記貫通状態の正しい位相シフトを生じさせるために、 零に最も近い前記多項式のDC項を選択するステップと を備える、方法。

【請求項36】 請求項34に記載の方法であって、3 つの前もって知られた反射係数を与える前記ステップお よび未知の相反の貫通状態を与える前記ステップは、マ ルチステート転送標準を用いて行われる、方法。